基于DTMB的测试接收机的研究与设计
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 课题的研究意义和发展现状 | 第10-13页 |
| 1.1.1 课题的研究意义和目的 | 第10-11页 |
| 1.1.2 国内外发展现状与分析 | 第11-13页 |
| 1.2 论文的主要工作内容 | 第13-14页 |
| 1.3 论文的内容结构安排 | 第14-15页 |
| 第2章 数字电视地面广播系统关键技术 | 第15-23页 |
| 2.1 地面数字电视广播主要技术特点 | 第15页 |
| 2.2 DTMB 基础处理技术 | 第15-17页 |
| 2.2.1 发射前端系统架构 | 第16页 |
| 2.2.2 接收终端系统架构 | 第16-17页 |
| 2.3 MPEG-2 压缩层和复用层 | 第17-20页 |
| 2.3.1 MPEG-2 压缩技术 | 第17-18页 |
| 2.3.2 MPEG-2 码流技术 | 第18-20页 |
| 2.4 DTMB 接收信号前端处理 | 第20-22页 |
| 2.4.1 输入接口 | 第20页 |
| 2.4.2 随机化处理 | 第20-21页 |
| 2.4.3 前向纠错编码 | 第21-22页 |
| 2.5 本章小结 | 第22-23页 |
| 第3章 测试接收机的整体设计及硬件实现 | 第23-34页 |
| 3.1 测试接收机系统设计方案 | 第23-24页 |
| 3.2 测试接收机硬件方案设计 | 第24-33页 |
| 3.2.1 射频前端模块 | 第25-28页 |
| 3.2.2 功率测量模块 | 第28-29页 |
| 3.2.3 USB 通信模块 | 第29-30页 |
| 3.2.4 FPGA 缓存模块 | 第30-32页 |
| 3.2.5 电源电路模块 | 第32-33页 |
| 3.3 本章小结 | 第33-34页 |
| 第4章 测试接收机的 FPGA 缓存子系统实现 | 第34-52页 |
| 4.1 缓存系统性能指标和方案设计 | 第34-35页 |
| 4.2 缓存系统的 FPGA 开发流程 | 第35-37页 |
| 4.3 SDRAM 控制模块研究与设计 | 第37-45页 |
| 4.3.1 SDRAM 基础概述 | 第37-38页 |
| 4.3.2 控制器设计方案 | 第38-40页 |
| 4.3.3 系统控制接口模块 | 第40-42页 |
| 4.3.4 命令解析和响应模块 | 第42-44页 |
| 4.3.5 数据读写模块 | 第44页 |
| 4.3.6 软件仿真结果与分析 | 第44-45页 |
| 4.4 异步 FIFO 控制模块研究与设计 | 第45-51页 |
| 4.4.1 异步 FIFO 基础概述 | 第45-46页 |
| 4.4.2 异步 FIFO 整体方案设计 | 第46-47页 |
| 4.4.3 异步 FIFO 模块设计和划分 | 第47-49页 |
| 4.4.4 软件仿真和硬件调试结果与分析 | 第49-51页 |
| 4.5 本章小结 | 第51-52页 |
| 第5章 USB 模块数据处理功能和上位机实现 | 第52-58页 |
| 5.1 USB 模块数据处理功能 | 第52-53页 |
| 5.1.1 USB 数据处理功能 | 第52页 |
| 5.1.2 固件程序开发流程 | 第52-53页 |
| 5.2 系统的联机测试与分析 | 第53-57页 |
| 5.2.1 上位机工具功能与分析 | 第53-54页 |
| 5.2.2 上位机测试结果与分析 | 第54-57页 |
| 5.3 本章小结 | 第57-58页 |
| 结论 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 攻读硕士学位期间所发表的学术论文 | 第62-63页 |
| 致谢 | 第63页 |
