摘要 | 第10-11页 |
ABSTRACT | 第11-12页 |
第一章 绪论 | 第13-16页 |
1.1 课题研究背景及意义 | 第13页 |
1.2 国内外研究现状 | 第13-14页 |
1.3 论文主要内容与论文结构 | 第14-16页 |
第二章 SVAC编码基本原理以及监控系统概述 | 第16-23页 |
2.1 SVAC编码基本原理 | 第16-19页 |
2.1.1 SVAC编码结构 | 第16-17页 |
2.1.2 视频采样格式和划分宏块 | 第17-18页 |
2.1.3 图像帧类型和条带划分 | 第18-19页 |
2.1.4 SVAC码流结构 | 第19页 |
2.2 远程视频监控系统概述 | 第19-22页 |
2.2.1 远程视频监控系统整体结构 | 第19-21页 |
2.2.2 编码数据预处理模块功能要求及设计指标 | 第21-22页 |
2.2.3 码流存储模块功能要求与设计指标 | 第22页 |
2.3 本章小结 | 第22-23页 |
第三章 编码数据预处理模块设计 | 第23-47页 |
3.1 编码数据预处理模块整体设计 | 第23-27页 |
3.1.1 编码数据预处理模块整体架构 | 第24-25页 |
3.1.2 编码数据预处理模块与摄像头接口定义及时序 | 第25-26页 |
3.1.3 编码数据预处理模块与编码模块接口定义及时序 | 第26-27页 |
3.2 ddr2控制器设计 | 第27-34页 |
3.2.1 Altera DDR2 SDRAM控制器IP核概述 | 第27-29页 |
3.2.2 Altera DDR2 SDRAM控制器IP核配置 | 第29-30页 |
3.2.3 AVALON总线突发传输模式及时序 | 第30-34页 |
3.3 接收模块设计 | 第34-35页 |
3.4 数据处理模块设计 | 第35-43页 |
3.4.1 仲裁单元设计 | 第36-39页 |
3.4.2 数据生成单元设计 | 第39页 |
3.4.3 地址映射单元设计 | 第39-42页 |
3.4.4 读条件判断单元设计 | 第42-43页 |
3.5 发送模块设计 | 第43-46页 |
3.5.1 wr_YUV模块设计 | 第43-44页 |
3.5.2 rd_YUV模块设计 | 第44-45页 |
3.5.3 ROI_generate模块设计 | 第45-46页 |
3.6 本章小结 | 第46-47页 |
第四章 码流存储模块设计 | 第47-68页 |
4.1 码流存储模块整体设计 | 第47-55页 |
4.1.1 SD卡的文件存储系统 | 第47-49页 |
4.1.2 文件存储结构 | 第49-51页 |
4.1.3 4bitSD总线操作原理 | 第51-52页 |
4.1.4 码流存储模块整体设计及接口定义 | 第52-55页 |
4.2 SD卡控制器设计 | 第55-59页 |
4.2.1 命令传输模块设计 | 第56-57页 |
4.2.2 数据传输模块设计 | 第57-58页 |
4.2.3 CRC校验模块设计 | 第58-59页 |
4.3 写文件控制模块设计 | 第59-64页 |
4.3.1 初始化流程 | 第60-61页 |
4.3.2 读引导扇区流程 | 第61-63页 |
4.3.3 写文件数据流程 | 第63-64页 |
4.3.4 写FAT和根目录流程 | 第64页 |
4.4 文件FAT表和根目录属性计算模块设计 | 第64-66页 |
4.4.1 文件FAT表计算 | 第64-66页 |
4.4.2 文件根目录内容计算 | 第66页 |
4.5 编码缓存FIFO深度设置 | 第66-67页 |
4.6 本章小结 | 第67-68页 |
第五章 仿真与测试 | 第68-79页 |
5.1 编码数据预处理模块仿真 | 第68-73页 |
5.1.1 单帧图像仿真 | 第69-71页 |
5.1.2 性能分析 | 第71-72页 |
5.1.3 多帧图像仿真 | 第72页 |
5.1.4 数据验证 | 第72-73页 |
5.2 码流存储模块验证 | 第73-79页 |
5.2.1 码流存储模块板级验证 | 第74-77页 |
5.2.2 性能分析 | 第77-79页 |
第六章 总结展望 | 第79-81页 |
参考文献 | 第81-86页 |
致谢 | 第86-87页 |
攻读硕士学位期间申请的专利 | 第87-88页 |
学位论文评阅及答辩情况表 | 第88页 |