| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 研究工作的背景与意义 | 第9-10页 |
| 1.2 国内外研究历史与现状 | 第10-11页 |
| 1.3 本文的主要贡献与创新 | 第11页 |
| 1.4 本论文的结构安排 | 第11-13页 |
| 第二章 GMR-1 3G数据链路层协议分析 | 第13-27页 |
| 2.1 分组数据汇聚协议层(PDCP) | 第14-18页 |
| 2.1.1 头压缩 | 第14-15页 |
| 2.1.2 数据传递 | 第15页 |
| 2.1.3 层间交互原语 | 第15-18页 |
| 2.2 无线链路控制协议层(RLC) | 第18-21页 |
| 2.2.1 分段级联 | 第19页 |
| 2.2.2 重组 | 第19-20页 |
| 2.2.3 层间交互原语 | 第20-21页 |
| 2.3 介质访问控制层(MAC) | 第21-26页 |
| 2.3.1 复用 | 第23-24页 |
| 2.3.2 调度 | 第24-25页 |
| 2.3.3 层间交互原语 | 第25-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第三章 基于多核处理器的GMR-1 3G数据链路层设计与实现 | 第27-61页 |
| 3.1 多核架构设计与实现 | 第27-54页 |
| 3.1.1 总体设计 | 第27-29页 |
| 3.1.2 PDCP子层模块设计 | 第29-33页 |
| 3.1.2.1 PDCP层下行数据处理单元设计 | 第29-31页 |
| 3.1.2.2 PDCP层上行数据处理单元设计 | 第31-33页 |
| 3.1.3 RLC子层模块设计 | 第33-48页 |
| 3.1.3.1 RLC层下行数据处理单元设计 | 第33-42页 |
| 3.1.3.2 RLC层上行数据处理单元设计 | 第42-48页 |
| 3.1.4 MAC子层模块设计 | 第48-54页 |
| 3.1.4.1 MAC层下行数据处理单元设计 | 第48-54页 |
| 3.1.4.2 MAC层上行数据处理单元设计 | 第54页 |
| 3.2 动态内存分配模块设计与实现 | 第54-60页 |
| 3.2.1 机制设计 | 第55-59页 |
| 3.2.2 数据结构设计 | 第59-60页 |
| 3.2.3 函数接口设计 | 第60页 |
| 3.3 本章小结 | 第60-61页 |
| 第四章 GMR-1 3G数据链路层功能和性能验证 | 第61-69页 |
| 4.1 测试设备及测试环境 | 第61-63页 |
| 4.2 测试流程设计 | 第63-66页 |
| 4.2.1 一致性测试流程设计 | 第63-64页 |
| 4.2.2 性能测试流程设计 | 第64-66页 |
| 4.3 测试结果 | 第66-68页 |
| 4.4 本章小结 | 第68-69页 |
| 第五章 全文总结与展望 | 第69-71页 |
| 5.1 全文总结 | 第69页 |
| 5.2 后续工作展望 | 第69-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-74页 |