HEVC码流解析与熵解码模块的研究与设计
| 摘要 | 第10-12页 |
| ABSTRACT | 第12-13页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 HEVC标准的背景 | 第14-15页 |
| 1.2 HEVC的研究现状与研究意义 | 第15-18页 |
| 1.3 论文主要工作和章节安排 | 第18-20页 |
| 第二章 HEVC编解码标准研究与分析 | 第20-29页 |
| 2.1 HEVC编码基本流程 | 第20-22页 |
| 2.2 HEVC解码基本流程 | 第22-23页 |
| 2.3 HEVC标准中新特性分析 | 第23-27页 |
| 2.3.1 帧图像的四叉树分割方法 | 第23-24页 |
| 2.3.2 多层次并行处理 | 第24-25页 |
| 2.3.3 CABAC熵编解码 | 第25-26页 |
| 2.3.4 帧内预测模式 | 第26页 |
| 2.3.5 运动补偿 | 第26-27页 |
| 2.3.6 变换与量化 | 第27页 |
| 2.3.7 环路滤波 | 第27页 |
| 2.4 本章小结 | 第27-29页 |
| 第三章 HEVC码流解析与熵解码模块硬件设计 | 第29-57页 |
| 3.1 HEVC解码IP整体架构设计 | 第29-30页 |
| 3.2 码流解析与熵解码模块设计 | 第30-37页 |
| 3.2.1 码流解析与熵解码模块结构 | 第31-32页 |
| 3.2.2 环形Buffer的设计 | 第32-33页 |
| 3.2.3 树状码流解析状态机设计 | 第33-36页 |
| 3.2.4 基于门控时钟的状态跳转 | 第36-37页 |
| 3.3 0阶指数哥伦布解码模块设计 | 第37-39页 |
| 3.4 CABAC熵解码模块设计 | 第39-54页 |
| 3.4.1 CABAC解码流程简介 | 第39-41页 |
| 3.4.2 CABAC硬件解码模块架构 | 第41-42页 |
| 3.4.3 上下文模型与解码引擎参数的初始化 | 第42-44页 |
| 3.4.4 上下文模型索引值的生成 | 第44-45页 |
| 3.4.5 算术解码模块 | 第45-50页 |
| 3.4.6 去二进制化模块 | 第50-54页 |
| 3.5 数据访问模块设计 | 第54-56页 |
| 3.6 本章小结 | 第56-57页 |
| 第四章 HEVC解码IP的FPGA验证平台搭建 | 第57-65页 |
| 4.1 FPGA验证平台架构 | 第57-58页 |
| 4.2 FPGA验证平台配置 | 第58-61页 |
| 4.2.1 HDMI处理芯片 | 第58页 |
| 4.2.2 I~2C主控模块 | 第58-60页 |
| 4.2.3 寄存器设置 | 第60-61页 |
| 4.3 YUV420到YUV444色域转换 | 第61-63页 |
| 4.4 HDMI图像信号驱动器 | 第63-64页 |
| 4.5 本章小结 | 第64-65页 |
| 第五章 HEVC解码模块仿真验证与结果分析 | 第65-73页 |
| 5.1 解码模块仿真验证 | 第65-69页 |
| 5.2 结果分析 | 第69-72页 |
| 5.2.1 量化参数、码率和压缩比分析 | 第69-71页 |
| 5.2.2 码流解析与熵解码时钟利用效率分析 | 第71-72页 |
| 5.2.3 硬件资源使用 | 第72页 |
| 5.3 本章小结 | 第72-73页 |
| 第六章 总结与展望 | 第73-75页 |
| 参考文献 | 第75-81页 |
| 致谢 | 第81-82页 |
| 攻读硕士研究生期间的研究成果 | 第82-83页 |
| 学位论文评阅及答辩情况表 | 第83页 |
