极化码的编译码研究及实现
| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第1章 绪论 | 第9-16页 |
| 1.1 论文背景 | 第9-11页 |
| 1.2 课题研究意义 | 第11页 |
| 1.3 国内外研究现状 | 第11-15页 |
| 1.3.1 信道编码研究现状 | 第11-12页 |
| 1.3.2 极化码码研究现状 | 第12-15页 |
| 1.4 本文主要研究内容和章节安排 | 第15-16页 |
| 第2章 极化码的基本理论 | 第16-32页 |
| 2.1 信道极化 | 第16-22页 |
| 2.1.1 预备参数 | 第16-17页 |
| 2.1.2 信道组合 | 第17-19页 |
| 2.1.3 信道拆分 | 第19-21页 |
| 2.1.4 信道极化 | 第21-22页 |
| 2.2 极化码的编码 | 第22-27页 |
| 2.2.1 信道可靠信估计 | 第22-24页 |
| 2.2.2 生成矩阵NG | 第24-25页 |
| 2.2.3 比特反序重排 | 第25-27页 |
| 2.3 极化码的译码 | 第27-28页 |
| 2.4 极化码性能分析 | 第28-30页 |
| 2.4.1 极化码的复杂度分析 | 第28-29页 |
| 2.4.2 码长和码率对极化码的影响 | 第29-30页 |
| 2.5 本章小结 | 第30-32页 |
| 第3章 极化码译码算法及SC算法改进 | 第32-49页 |
| 3.1 持续删除列表译码 | 第32-36页 |
| 3.1.1 极化码的SCL译码算法 | 第32-35页 |
| 3.1.2 SCL算法的性能分析 | 第35-36页 |
| 3.2 CRC辅助的SCL译码 | 第36-41页 |
| 3.2.1 CA- SCL译码算法 | 第36-39页 |
| 3.2.2 CA-SCL的译码性能 | 第39-41页 |
| 3.3 SC算法的改进 | 第41-47页 |
| 3.3.1 SC Reserve译码算法 | 第41-43页 |
| 3.3.2 SCR算法的性能分析 | 第43-47页 |
| 3.4 极化码和LDPC码性能比较分析 | 第47-48页 |
| 3.5 本章小结 | 第48-49页 |
| 第4章 极化码SC译码算法的FPGA实现 | 第49-63页 |
| 4.1 SDR平台 | 第49-52页 |
| 4.1.1 一体化平台硬件架构 | 第50-51页 |
| 4.1.2 一体化平台软件架构 | 第51-52页 |
| 4.2 SC 译码器 FPGA 实现方案 | 第52-57页 |
| 4.3 极化码测试平台搭建 | 第57-59页 |
| 4.4 验证与测试 | 第59-62页 |
| 4.5 本章小结 | 第62-63页 |
| 结论 | 第63-65页 |
| 参考文献 | 第65-68页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第68-69页 |
| 致谢 | 第69页 |
