| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 课题研究的背景和意义 | 第8-9页 |
| 1.2 GIS 局部放电现场采集智能组件发展现状 | 第9-10页 |
| 1.3 数据采集系统的常用方案 | 第10-11页 |
| 1.4 本论文主要任务 | 第11-12页 |
| 第二章 传统 GIS 局部放电在线检测组件的简介 | 第12-18页 |
| 2.1 传统局部放电在线监测系统介绍 | 第12-13页 |
| 2.2 特高频传感器和检波器 | 第13-14页 |
| 2.3 高速采集卡及其触发 | 第14-15页 |
| 2.4 上位机信号处理 | 第15-16页 |
| 2.5 本章小结 | 第16-18页 |
| 第三章 局部放电信号采集系统总体设计 | 第18-26页 |
| 3.1 系统方案论证 | 第18-19页 |
| 3.2 局部放电信号采集系统中的基本技术 | 第19-21页 |
| 3.2.1 局部放电信号采集基本流程 | 第19页 |
| 3.2.2 局部放电信号采集的基本方法 | 第19-20页 |
| 3.2.3 高速数据传输技术 | 第20-21页 |
| 3.3 数据采集系统芯片选择 | 第21-23页 |
| 3.3.1 数据采集系统 ADC 芯片选择 | 第21-22页 |
| 3.3.2 数据采集系统的桥梁 FPGA 的选择 | 第22页 |
| 3.3.3 数据采集系统的核心 DSP 芯片的选择 | 第22-23页 |
| 3.4 系统总体设计 | 第23-24页 |
| 3.5 本章小结 | 第24-26页 |
| 第四章 局部放电信号采集系统的硬件电路设计 | 第26-38页 |
| 4.1 系统硬件结构 | 第26页 |
| 4.2 A/D 模块设计 | 第26-28页 |
| 4.3 FPGA 模块硬件设计 | 第28-31页 |
| 4.3.1 时钟电路 | 第29页 |
| 4.3.2 复位电路 | 第29-30页 |
| 4.3.3 配置电路 | 第30-31页 |
| 4.4 DSP 数据处理模块设计 | 第31-34页 |
| 4.4.1 DSP 电源复位电路设计 | 第31-32页 |
| 4.4.2 DSP 时钟电路设计 | 第32-33页 |
| 4.4.3 JTAG 电路设计 | 第33页 |
| 4.4.4 DSP 的 FLASH 模块设计 | 第33-34页 |
| 4.5 系统主要电源电路 | 第34-36页 |
| 4.6 DSP 的 EMIF 接口设计 | 第36页 |
| 4.7 DSP 的千兆网接口设计 | 第36-38页 |
| 第五章 数据采集系统的软件与实现 | 第38-52页 |
| 5.1 FPGA 软件开发环境及功能实现 | 第38-45页 |
| 5.1.1 FPGA 开发工具及语言 | 第38-40页 |
| 5.1.2 FPGA 的程序 | 第40-45页 |
| 5.2 DSP 软件开发环境及功能实现 | 第45-50页 |
| 5.2.1 DSP 开发工具 | 第45页 |
| 5.2.2 DSP 软件设计 | 第45-50页 |
| 5.3 数据通信 | 第50-52页 |
| 第六章 总结和展望 | 第52-54页 |
| 6.1 总结 | 第52页 |
| 6.2 展望 | 第52-54页 |
| 参考文献 | 第54-58页 |
| 致谢 | 第58页 |