| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 引言 | 第10-14页 |
| ·课题研究背景及指导意义 | 第10-12页 |
| ·FPGA 的架构演进与发展史 | 第10-11页 |
| ·FPGA 内部时钟管理系统的发展 | 第11-12页 |
| ·论文的主要内容 | 第12-14页 |
| 第二章 FPGA 内的时钟网络 | 第14-22页 |
| ·全局时钟网络 | 第14-17页 |
| ·时钟网络资源 | 第14-17页 |
| ·时钟网络分配输入缓冲器 | 第15页 |
| ·全局时钟选择器 | 第15-16页 |
| ·全局时钟网络分配 | 第16-17页 |
| ·DCM(Digital Clock Management) | 第17-22页 |
| ·消除时钟偏移 | 第19-20页 |
| ·频率综合 | 第20-21页 |
| ·相位调整 | 第21-22页 |
| 第三章 DCM 的相关理论 | 第22-30页 |
| ·时序的相关基本理论 | 第22-27页 |
| ·时序相关参数的定义 | 第22-23页 |
| ·时序参数之间的约束关系 | 第23-24页 |
| ·时钟偏移和时钟抖动 | 第24-27页 |
| ·时钟偏移对时钟的影响 | 第25-26页 |
| ·时钟抖动对时钟的影响 | 第26-27页 |
| ·延迟锁相环的基本原理 | 第27-30页 |
| 第四章 DCM 整体功能架构 | 第30-76页 |
| ·延迟线部分 | 第32-45页 |
| ·计数器部分 | 第32-34页 |
| ·二进制转换到格雷码 | 第34-35页 |
| ·格雷译码器 | 第35-36页 |
| ·可调延迟线的设计 | 第36-41页 |
| ·延迟线的基本单元设计 | 第37-41页 |
| ·数据选择器 | 第41-42页 |
| ·精调电路 | 第42-45页 |
| ·数字相移电路 | 第45-50页 |
| ·频率合成器 | 第50-63页 |
| ·输出电路 | 第63-76页 |
| ·四个相位的输出 | 第64-66页 |
| ·倍频信号的产生 | 第66-67页 |
| ·分频信号的产生 | 第67-76页 |
| ·移位寄存器 | 第68-69页 |
| ·数据通路 | 第69页 |
| ·偶数倍分频 | 第69-71页 |
| ·奇数倍分频 | 第71-72页 |
| ·低频下小数分频 | 第72-74页 |
| ·高频下小数分频 | 第74-76页 |
| 第五章 DCM 的整体仿真 | 第76-80页 |
| ·波形仿真以及波形分析 | 第76-78页 |
| ·DCM 的性能参数 | 第78-80页 |
| 第六章 结束语 | 第80-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-83页 |
| 攻读硕士期间取得的成果 | 第83-84页 |