小数频综中抗辐照数字电路的研究与设计
| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 论文背景与研究意义 | 第10-11页 |
| 1.2 研究现状 | 第11-13页 |
| 1.3 论文结构和内容 | 第13-15页 |
| 第2章 抗辐照锁相环型频率综合器 | 第15-25页 |
| 2.1 辐照效应 | 第15-18页 |
| 2.1.1 总剂量效应 | 第15-16页 |
| 2.1.2 单粒子效应 | 第16-18页 |
| 2.2 频率综合器性能指标 | 第18-20页 |
| 2.2.1 相位噪声 | 第18-19页 |
| 2.2.2 杂散 | 第19页 |
| 2.2.3 调谐范围 | 第19-20页 |
| 2.2.4 频率精度 | 第20页 |
| 2.2.5 频率分辨率 | 第20页 |
| 2.2.6 锁定时间 | 第20页 |
| 2.3 频率综合器基本原理 | 第20-22页 |
| 2.3.1 锁相环环路模型 | 第21-22页 |
| 2.3.2 锁相环环路噪声 | 第22页 |
| 2.4 基于小数分频的频率综合器 | 第22-25页 |
| 2.4.1 小数频率综合器基本原理 | 第23-24页 |
| 2.4.2 基于∑-△调制技术的小数频率综合器 | 第24-25页 |
| 第3章 基于∑-△小数频综中抗辐照数字电路的设计 | 第25-51页 |
| 3.1 基于∑-△小数频综中数字电路的系统架构 | 第25-26页 |
| 3.1.1 设计指标 | 第25页 |
| 3.1.2 总体设计 | 第25-26页 |
| 3.2 抗辐照基本数字单元的设计 | 第26-32页 |
| 3.2.1 抗辐照加固DICE结构触发器的设计 | 第26-29页 |
| 3.2.2 抗辐照上电复位电路的设计 | 第29-32页 |
| 3.3 抗辐照∑-△调制器的设计 | 第32-44页 |
| 3.3.1 ∑-△调制器基本原理 | 第32-34页 |
| 3.3.2 四种常见的∑-△调制器结构 | 第34-38页 |
| 3.3.3 Dither | 第38-39页 |
| 3.3.4 Notch | 第39-40页 |
| 3.3.5 ∑-△调制器行为级建模 | 第40-43页 |
| 3.3.6 ∑-△调制器的抗辐照加固 | 第43-44页 |
| 3.4 抗辐照可编程多模分频器的设计 | 第44-49页 |
| 3.4.1 SCL结构触发器 | 第45-46页 |
| 3.4.2 预分频器的设计 | 第46-47页 |
| 3.4.3 可编程计数器和吞咽计数器的设计 | 第47-49页 |
| 3.4.4 可编程多模分频器的抗辐照加固 | 第49页 |
| 3.5 抗辐照SPI接口电路的设计 | 第49-51页 |
| 第4章 基于∑-△小数频综中抗辐照数字电路的实现 | 第51-63页 |
| 4.1 抗辐照加固DICE结构触发器的实现 | 第51-52页 |
| 4.2 抗辐照上电复位电路的实现 | 第52-54页 |
| 4.3 抗辐照∑-△调制器的实现 | 第54-57页 |
| 4.4 抗辐照可编程多模分频器的实现 | 第57-60页 |
| 4.5 抗辐照SPI接口电路的实现 | 第60-61页 |
| 4.6 整体版图 | 第61-63页 |
| 第5章 测试结果及分析 | 第63-72页 |
| 5.1 芯片实物 | 第63页 |
| 5.2 芯片电性能测试 | 第63-68页 |
| 5.2.1 测试电路板设计 | 第63-64页 |
| 5.2.2 测试系统设计 | 第64-66页 |
| 5.2.3 测试平台搭建 | 第66-67页 |
| 5.2.4 测试结果 | 第67-68页 |
| 5.3 单粒子试验 | 第68-72页 |
| 5.3.1 测试系统 | 第69-71页 |
| 5.3.2 测试结果 | 第71-72页 |
| 第6章 结论与展望 | 第72-74页 |
| 6.1 研究结论 | 第72-73页 |
| 6.2 未来展望 | 第73-74页 |
| 参考文献 | 第74-79页 |
| 作者简介 | 第79页 |
| 发表的学术论文 | 第79页 |
