| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第9-16页 |
| 1.1 课题研究背景和意义 | 第9-10页 |
| 1.2 国内外研究概况 | 第10-13页 |
| 1.3 论文研究内容与结构安排 | 第13-16页 |
| 2 相关技术介绍 | 第16-20页 |
| 2.1 K-means聚类算法 | 第16-18页 |
| 2.2 MapReduce计算框架 | 第18-19页 |
| 2.3 本章小结 | 第19-20页 |
| 3 基于MapReduce的K-means算法的FPGA设计 | 第20-34页 |
| 3.1 系统整体架构 | 第20-23页 |
| 3.2 K-means算法的MapReduce并行化设计 | 第23-26页 |
| 3.3 Map加速器的总体设计方案 | 第26-30页 |
| 3.4 Reduce加速器的总体设计方案 | 第30-33页 |
| 3.5 本章小结 | 第33-34页 |
| 4 基于MapReduce的K-means算法的FPGA实现 | 第34-69页 |
| 4.1 加速器整体框架 | 第34-40页 |
| 4.2 加速器接口部分逻辑实现 | 第40-53页 |
| 4.3 Map加速器计算部分逻辑实现 | 第53-63页 |
| 4.4 Reduce加速器计算部分逻辑实现 | 第63-68页 |
| 4.5 本章小结 | 第68-69页 |
| 5 功能模块仿真 | 第69-82页 |
| 5.1 Map加速器功能模块仿真 | 第69-77页 |
| 5.2 Reduce加速器功能模块仿真 | 第77-81页 |
| 5.3 本章小结 | 第81-82页 |
| 6 实验及结果分析 | 第82-93页 |
| 6.1 实验环境与评价方法 | 第82-85页 |
| 6.2 系统集成测试与结果分析 | 第85-92页 |
| 6.3 本章小结 | 第92-93页 |
| 7 总结与展望 | 第93-95页 |
| 7.1 全文总结 | 第93-94页 |
| 7.2 研究展望 | 第94-95页 |
| 致谢 | 第95-97页 |
| 参考文献 | 第97-100页 |
| 附录1 攻读硕士学位期间申报的发明专利目录 | 第100页 |
