25 Gbps跨背板高速串行链路信号完整性设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 研究背景、目的及意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-13页 |
| 1.2.1 国内外发展历程 | 第10页 |
| 1.2.2 信号完整性研究现状 | 第10-13页 |
| 1.3 课题主要研究内容 | 第13-15页 |
| 第2章 全链路基本架构设计与实现 | 第15-30页 |
| 2.1 引言 | 第15页 |
| 2.2 跨背板高速串行链路信号完整性 | 第15-16页 |
| 2.2.1 高速信号完整性 | 第15-16页 |
| 2.2.2 跨背板高速串行链路组成 | 第16页 |
| 2.3 SerDes的选型实现与SI配置分析 | 第16-21页 |
| 2.3.1 SerDes基本架构实现 | 第16-17页 |
| 2.3.2 SerDes的SI配置分析 | 第17-18页 |
| 2.3.3 SerDes驱动能力测试结果 | 第18-21页 |
| 2.4 高速无源通道设计 | 第21-29页 |
| 2.4.1 板材、传输线和铜箔类型选择 | 第21-22页 |
| 2.4.2 具体层叠设计 | 第22-24页 |
| 2.4.3 背板架构和连接器 | 第24-25页 |
| 2.4.4 差分过孔 | 第25-26页 |
| 2.4.5 AC耦合电容 | 第26-29页 |
| 2.5 本章小结 | 第29-30页 |
| 第3章 无源通道优化研究 | 第30-47页 |
| 3.1 引言 | 第30页 |
| 3.2 差分过孔反焊盘优化 | 第30-38页 |
| 3.2.1 差分过孔反焊盘优化原理 | 第30-33页 |
| 3.2.2 差分过孔反焊盘优化设计 | 第33-35页 |
| 3.2.3 优化结果对比 | 第35-38页 |
| 3.2.4 链路过孔参数设计结果 | 第38页 |
| 3.3 AC耦合电容阻抗优化 | 第38-44页 |
| 3.3.1 AC耦合电容阻抗优化原理 | 第38-40页 |
| 3.3.2 AC耦合电容阻抗优化设计 | 第40-41页 |
| 3.3.3 优化结果对比 | 第41-44页 |
| 3.4 跨背板无源链路通道测试结果 | 第44-46页 |
| 3.5 本章小结 | 第46-47页 |
| 第4章 链路有源中继优化研究 | 第47-67页 |
| 4.1 引言 | 第47页 |
| 4.2 有源中继优化选型 | 第47-50页 |
| 4.2.1 优化方案原理介绍 | 第47-48页 |
| 4.2.2 优化方案对比及确定 | 第48-50页 |
| 4.3 Retimer方案选择 | 第50-65页 |
| 4.3.1 CDR的SI性能指标 | 第50-51页 |
| 4.3.2 CDR的拓扑结构分析及对比 | 第51-58页 |
| 4.3.3 全链路建模及性能分析 | 第58-62页 |
| 4.3.4 测试结果验证 | 第62-65页 |
| 4.4 本章小结 | 第65-67页 |
| 第5章 全链路优化配置研究及实现 | 第67-78页 |
| 5.1 引言 | 第67页 |
| 5.2 Green Box参数配置 | 第67-70页 |
| 5.2.1 Green Box参数配置方法 | 第67-68页 |
| 5.2.2 Green Box参数配置改进 | 第68-70页 |
| 5.3 较优参数配置和全链路实现 | 第70-77页 |
| 5.3.1 全链路参数配置 | 第70-74页 |
| 5.3.2 测试结果验证 | 第74-77页 |
| 5.4 本章小结 | 第77-78页 |
| 结论 | 第78-79页 |
| 参考文献 | 第79-84页 |
| 致谢 | 第84页 |
