提高任意波形发生器采样率的方法研究
摘要 | 第5-6页 |
Abstract | 第6-7页 |
第1章 绪论 | 第11-14页 |
1.1 研究背景 | 第11页 |
1.2 国内外研究现状 | 第11-12页 |
1.3 本论文的主要工作 | 第12-14页 |
第2章 直接数字合成方法 | 第14-20页 |
2.1 DDS的工作原理 | 第14页 |
2.2 DDS实现方法的选择 | 第14-16页 |
2.2.1 采用专用DDS芯片 | 第15页 |
2.2.2 采用FPGA | 第15-16页 |
2.3 提高DDS采样率的方法研究 | 第16-20页 |
2.3.1 基于分相存储的DDS技术 | 第16-17页 |
2.3.2 基于真插值模式的DDS技术 | 第17-18页 |
2.3.3 基于伪插值模式的DDS技术 | 第18-19页 |
2.3.4 提高DDS采样率方法的选择 | 第19-20页 |
第3章 系统硬件电路设计 | 第20-37页 |
3.1 核心芯片选型 | 第20-21页 |
3.1.1 FPGA芯片选型 | 第20-21页 |
3.1.2 高速DAC芯片选型 | 第21页 |
3.2 时钟电路设计 | 第21-24页 |
3.2.1 ADF4360-7概述 | 第21-23页 |
3.2.2 ADF4360-7外部电路设计 | 第23-24页 |
3.3 FPGA电路设计 | 第24-26页 |
3.3.1 FPGA I/O口分配 | 第24页 |
3.3.2 FPGA配置电路的设计 | 第24-26页 |
3.4 数模转换模块设计 | 第26-29页 |
3.4.1 AD9781内部时钟分析 | 第26-27页 |
3.4.2 AD9781并行接口时序优化 | 第27-28页 |
3.4.3 AD9781输出电路 | 第28-29页 |
3.5 任意波形发生器通道输出电路设计 | 第29-35页 |
3.5.1 低通滤波电路设计 | 第29-31页 |
3.5.2 差分转单端电路 | 第31-32页 |
3.5.3 衰减网络和后端放大电路设计 | 第32-33页 |
3.5.4 直流偏置电路设计 | 第33-35页 |
3.6 电源模块设计 | 第35-37页 |
3.6.1 数字电源模块设计 | 第36页 |
3.6.2 模拟电源模块设计 | 第36-37页 |
第4章 FPGA内部关键逻辑模块的设计 | 第37-45页 |
4.1 地址分配与译码模块 | 第37-38页 |
4.2 高速相位累加器模块设计 | 第38-40页 |
4.3 通道相位差精确可调模块设计 | 第40-41页 |
4.4 并串转换模块设计 | 第41-45页 |
4.4.1 并串转换模块的选择 | 第41-42页 |
4.4.2 时钟模块设计 | 第42-43页 |
4.4.3 配置并串转换模块 | 第43-45页 |
第5章 任意波形发生器的信号完整性研究 | 第45-50页 |
5.1 PCB层叠结构设计 | 第45-46页 |
5.2 阻抗可控传输线设计 | 第46-47页 |
5.3 数模混合系统的降噪 | 第47-48页 |
5.4 通道信号间的耦合 | 第48-50页 |
5.4.1 耦合的产生 | 第48-49页 |
5.4.2 去耦合 | 第49-50页 |
第6章 任意波形发生器性能测试 | 第50-56页 |
6.1 频率特性测试 | 第50-52页 |
6.1.1 频率准确度测试 | 第50-51页 |
6.1.2 弦波频谱纯度测试 | 第51-52页 |
6.2 幅度特性测试 | 第52-53页 |
6.2.1 输出幅度测试 | 第52页 |
6.2.2 幅频特性测试 | 第52-53页 |
6.3 直流偏置测试 | 第53页 |
6.4 输出波形测试 | 第53-56页 |
6.4.1 常规波形输出 | 第53-55页 |
6.4.2 调制波及任意波输出 | 第55-56页 |
第7章 总结与展望 | 第56-57页 |
附录 | 第57-60页 |
参考文献 | 第60-62页 |
致谢 | 第62页 |