| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 第1章 前言 | 第6-13页 |
| ·选题背景及意义 | 第6-9页 |
| ·国内外研究现状 | 第9-11页 |
| ·研究内容与方法 | 第11-12页 |
| ·论文框架 | 第12-13页 |
| 第2章 软硬件相关技术 | 第13-17页 |
| ·ADC12D1600芯片 | 第13-14页 |
| ·FPGA工作平台 | 第14-15页 |
| ·万兆以太网 | 第15页 |
| ·MATLAB/Simulink | 第15页 |
| ·Xilinx ISE/System Generator | 第15-16页 |
| ·本章小结 | 第16-17页 |
| 第3章 系统总体设计 | 第17-20页 |
| ·接收机系统组成原理 | 第17-18页 |
| ·接收机系统模型结构 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 第4章 功能模块设计 | 第20-46页 |
| ·数据采集单元 | 第20-23页 |
| ·FPGA控制处理单元 | 第23-33页 |
| ·多相滤波器组设计 | 第24-30页 |
| ·快速傅里叶变换模块设计 | 第30页 |
| ·数字功率检波模块设计 | 第30-31页 |
| ·Ping-Pong RAM设计 | 第31-33页 |
| ·高速输出单元 | 第33-41页 |
| ·MAC | 第34-36页 |
| ·XAUI接口 | 第36-40页 |
| ·PHY | 第40-41页 |
| ·时间同步 | 第41-44页 |
| ·时间戳与系统同步 | 第41-42页 |
| ·数据打包 | 第42-44页 |
| ·数据采集监控界面设计 | 第44-45页 |
| ·本章小结 | 第45-46页 |
| 第5章 测试与讨论 | 第46-59页 |
| ·软件测试 | 第46-54页 |
| ·Simulink软件测试结果 | 第46-48页 |
| ·ISE软件测试结果 | 第48-54页 |
| ·硬件测试 | 第54页 |
| ·测试结果与分析 | 第54-57页 |
| ·本章小结 | 第57-59页 |
| 第6章 总结与展望 | 第59-60页 |
| 致谢 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 附录 1 FPGA部分整体设计原理图 | 第63-64页 |
| 附录 2 时间戳逻辑模拟图 | 第64-65页 |
| 附录 3 数据打包逻辑模拟图 | 第65-66页 |
| 附录 4 FPGA资源使用情况 | 第66-69页 |
| 附录 5 科研成果 | 第69-70页 |