| 摘要 | 第1-5页 |
| ABSTRACT | 第5-7页 |
| 目录 | 第7-11页 |
| 图目录 | 第11-14页 |
| 表目录 | 第14-15页 |
| 第一章 绪论 | 第15-23页 |
| ·课题目的与意义 | 第15-16页 |
| ·SPACEWIRE 总线国内外研究现状 | 第16-22页 |
| ·国内外研究现状 | 第16-19页 |
| ·国内外应用现状 | 第19-22页 |
| ·论文组织结构 | 第22-23页 |
| 第二章 SPACEWIRE 协议 | 第23-35页 |
| ·SPACEWIRE 协议 | 第23-33页 |
| ·物理层 | 第23-24页 |
| ·信号层 | 第24-26页 |
| ·字符层 | 第26-27页 |
| ·交换层 | 第27-29页 |
| ·数据包层 | 第29-30页 |
| ·网络层 | 第30-33页 |
| ·本章小结 | 第33-35页 |
| 第三章 SPACEWIRE 智能演化芯片开发系统半物理仿真平台整体设计 | 第35-41页 |
| ·SPACEWIRE 智能芯片演化系统物理仿真平台需求分析与设计 | 第35-37页 |
| ·通信节点仿真平台 | 第35-36页 |
| ·监控演化系统 | 第36-37页 |
| ·SpaceW ire 智能芯片演化系统物理仿真平台设计 | 第37页 |
| ·ARM 型通信节点板设计 | 第37-38页 |
| ·V8-ROUTER 板硬件设计 | 第38-40页 |
| ·本章小结 | 第40-41页 |
| 第四章 智能 SPACEWIRE 节点控制器设计 | 第41-51页 |
| ·通用主机接口模块设计 | 第41-44页 |
| ·数据缓冲区设计 | 第42-43页 |
| ·CPU主机接口 | 第43页 |
| ·数据收、发控制器 | 第43-44页 |
| ·寄存器设计与说明 | 第44页 |
| ·SPACEWIRE CODEC IP 研究与优化 | 第44-49页 |
| ·接收模块研究与优化 | 第45-47页 |
| ·接收、发送 FIFO | 第47页 |
| ·发送模块设计 | 第47-48页 |
| ·状态机 | 第48-49页 |
| ·本章小结 | 第49-51页 |
| 第五章 SPACEWIRE 路由器研究与优化 | 第51-61页 |
| ·用户配置端口 | 第51-53页 |
| ·缓冲区（FIFO） | 第53-54页 |
| ·SPACEWIRE 路由器交换模块整体结构 | 第54-60页 |
| ·Entrance模块 | 第55-56页 |
| ·路由表 | 第56-57页 |
| ·交叉矩阵 | 第57-60页 |
| ·本章小结 | 第60-61页 |
| 第六章 时间码机制 | 第61-67页 |
| ·协议中时间码机制 | 第61-63页 |
| ·优化的时间码传输机制 | 第63-64页 |
| ·优化后的时间同步设计 | 第64-65页 |
| ·本章小结 | 第65-67页 |
| 第七章 监控模块设计 | 第67-77页 |
| ·监控内容分析与监控模块整体设计 | 第67-68页 |
| ·监听内容分析 | 第68-69页 |
| ·监控信息量分析 | 第69页 |
| ·信息采集模块设计 | 第69-73页 |
| ·信息缓冲设计 | 第70-71页 |
| ·信息块包格式设计 | 第71-73页 |
| ·信息存储控模块制设计 | 第73-76页 |
| ·信息采集模块接口设计 | 第74-75页 |
| ·MLVDS可重构总线接口与 SDRAM 接口 | 第75-76页 |
| ·本章小结 | 第76-77页 |
| 第八章 SPACEWIRE 路由器测试与结果分析 | 第77-83页 |
| ·SPACEWIRE 总线测试网络介绍 | 第77-78页 |
| ·SPACEWIRE 路由器测试方法 | 第78-79页 |
| ·数据包延时测试方法 | 第78-79页 |
| ·误码率测试方法 | 第79页 |
| ·测试结果分析 | 第79-82页 |
| ·路由器速率测试结果分析 | 第79页 |
| ·用户端口命令配置测试结果分析 | 第79-80页 |
| ·时间同步精度测试结果分析 | 第80-81页 |
| ·延时及误码率测试结果分析 | 第81-82页 |
| ·本章小结 | 第82-83页 |
| 第九章 结论 | 第83-85页 |
| 致谢 | 第85-87页 |
| 参考文献 | 第87-91页 |
| 作者在学期间取得的学术成果 | 第91页 |
