摘要 | 第1-6页 |
ABSTRACT | 第6-11页 |
第一章 绪论 | 第11-15页 |
·频率合成技术及可测性技术的发展 | 第11-13页 |
·频率合成技术的发展 | 第11-12页 |
·可测性设计的背景及发展 | 第12-13页 |
·本文主要工作 | 第13-14页 |
·本论文的结构安排 | 第14-15页 |
第二章 ROM 查找表压缩技术、流水线及测试算法 | 第15-25页 |
·ROM 查找表压缩技术 | 第15-19页 |
·角度分解法 | 第15-16页 |
·旋转角法 | 第16-17页 |
·正弦—相位差算法 | 第17-18页 |
·多项式拟合技术 | 第18-19页 |
·流水线技术 | 第19-20页 |
·内建自测试算法 | 第20-24页 |
·故障模型 | 第20-22页 |
·主要的测试算法 | 第22-24页 |
·本章小结 | 第24-25页 |
第三章 基于 MATLAB 的 DDS 仿真器及查找表压缩算法设计 | 第25-39页 |
·DDS 仿真器的设计 | 第25-34页 |
·DDS 仿真器的理论基础 | 第25-30页 |
·DDS 的理想频谱 | 第25-26页 |
·相位截断后的 DDS 频谱 | 第26-27页 |
·幅度量化后的频谱 | 第27-28页 |
·相位截断和幅度量化后的频谱 | 第28-29页 |
·降低杂散的高阶相位抖动技术 | 第29-30页 |
·DDS 仿真器的 GUI 界面 | 第30-31页 |
·DDS 仿真器的演示验证 | 第31-34页 |
·DDS 模型参数的确定 | 第34-35页 |
·ROM 查找表压缩算法的设计 | 第35-38页 |
·本章小结 | 第38-39页 |
第四章 直接数字频率合成器的设计 | 第39-65页 |
·频率累加器的设计 | 第39-44页 |
·加法器比较及选定 | 第39-40页 |
·超前进位加法器(CLA)的设计 | 第40-42页 |
·1-bit 全加器的设计 | 第40页 |
·4-bit 超前进位加法器 | 第40-42页 |
·8-bit 超前进位加法器 | 第42页 |
·4 级流水线结构的频率累加器 | 第42-44页 |
·相位累加器的设计 | 第44-45页 |
·比较器的设计 | 第45-49页 |
·比较器设计的必要性 | 第45-46页 |
·8 位比较器的设计与实现 | 第46-47页 |
·流水线比较器的设计与实现 | 第47-48页 |
·流水线比较器的控制器设计 | 第48-49页 |
·QPSK 及 2FSK 的实现 | 第49-52页 |
·QPSK 的设计实现 | 第49-50页 |
·2FSK 的设计实现 | 第50-52页 |
·ROM 查找表的设计 | 第52-54页 |
·ROM 查找表的设计思想 | 第52-53页 |
·1LSB 误差的消除 | 第53-54页 |
·DDS 的仿真与测试 | 第54-58页 |
·基于该 DDS 的数字下变频系统设计 | 第58-64页 |
·数字下混频设计 | 第59-60页 |
·五级CIC滤波器设计 | 第60-62页 |
·半带滤波器设计 | 第62-63页 |
·FIR 滤波器设计 | 第63-64页 |
·本章小结 | 第64-65页 |
第五章 存储器内建自测试设计 | 第65-76页 |
·MBIST 算法设计 | 第65-66页 |
·内建自测试算法控制器设计与仿真 | 第66-67页 |
·地址产生器的实现 | 第67-72页 |
·地址产生器的实现原理 | 第68页 |
·6 位 LFSR 地址产生器的设计 | 第68-71页 |
·4 位 LFSR 地址产生器的设计 | 第71-72页 |
·数据压缩器的实现 | 第72-74页 |
·内建自分析器的实现 | 第74-75页 |
·本章小结 | 第75-76页 |
第六章 JTAG 与存储器内建自测试的联合设计 | 第76-83页 |
·TAP 控制器的设计实现 | 第76-79页 |
·TAP 控制器的设计标准 | 第76-78页 |
·TAP 控制器的设计与仿真 | 第78-79页 |
·TAP 控制器的指令及指令寄存器设计 | 第79-80页 |
·旁路及边界扫描寄寄存器设计 | 第80-81页 |
·JTAG 与存储器内建自测试的联合仿真 | 第81-82页 |
·本章小结 | 第82-83页 |
第七章 结论 | 第83-85页 |
·本文的主要贡献 | 第83页 |
·下一步工作的展望 | 第83-85页 |
致谢 | 第85-86页 |
参考文献 | 第86-89页 |
硕士期间取得的研究成果 | 第89-90页 |