基于FPGA的新型短波时码产生器的设计与实现
| 摘要 | 第1-3页 |
| ABSTRACT | 第3-7页 |
| 第一章 绪论 | 第7-10页 |
| ·短波授时 | 第7-8页 |
| ·FPGA 技术现状 | 第8-9页 |
| ·课题意义 | 第9-10页 |
| 第二章 可编程器件概述 | 第10-23页 |
| ·FPGA 和CPLD 技术 | 第10-11页 |
| ·FPGA 概述 | 第11-12页 |
| ·可编程逻辑器件的设计 | 第12-14页 |
| ·基本设计方案 | 第12-13页 |
| ·设计流程 | 第13-14页 |
| ·FPGA 设计中的基本问题 | 第14-16页 |
| ·Altera 可编程软件QuartusII | 第16-21页 |
| ·SOPC Builder 工具 | 第17-18页 |
| ·NiosII 集成开发环境 | 第18-21页 |
| ·NiosII 处理器 | 第21页 |
| ·Cyclone 系列FPGA | 第21-23页 |
| 第三章 短波授时系统 | 第23-35页 |
| ·短波授时 | 第23-24页 |
| ·短波传播特点 | 第24页 |
| ·我国短波授时台的发展 | 第24-27页 |
| ·BPM 短波授时台 | 第27-35页 |
| ·授时台的组成 | 第27-30页 |
| ·发播时间、程序、频率 | 第30-33页 |
| ·覆盖范围 | 第33-35页 |
| 第四章 BPM 时码产生器的FPGA 设计方案 | 第35-53页 |
| ·课题产生的背景 | 第35页 |
| ·新型时码产生器 | 第35-38页 |
| ·时码组成和帧格式 | 第36-37页 |
| ·BPM 时码发播时序 | 第37-38页 |
| ·修改后的UTC 时号 | 第38页 |
| ·系统要求以及功能 | 第38-39页 |
| ·要求 | 第38-39页 |
| ·功能 | 第39页 |
| ·主要技术 | 第39-43页 |
| ·正弦波信号数字合成技术 | 第39-42页 |
| ·数字移相分频 | 第42-43页 |
| ·BPM 时码产生器的FPGA 实现 | 第43-53页 |
| ·FPGA 完成BPM 时序控制 | 第44-49页 |
| ·Nios II 核心控制模块 | 第49-53页 |
| 第五章 短波产生器的实现和测试 | 第53-68页 |
| ·BPM 时码产生器硬件实现 | 第53-54页 |
| ·BPM 时码产生器外围电路 | 第54-57页 |
| ·外部DDS 模块 | 第54-55页 |
| ·后端模拟处理部分 | 第55-56页 |
| ·电源模块 | 第56-57页 |
| ·整体布局 | 第57-58页 |
| ·设计中需注意的问题 | 第58-60页 |
| ·FPGA 的设计问题 | 第58-59页 |
| ·电路板设计问题 | 第59-60页 |
| ·软件流程 | 第60-62页 |
| ·处理总流程 | 第60-62页 |
| ·按键处理 | 第62页 |
| ·测试结果 | 第62-67页 |
| ·测试键盘操作 | 第63-65页 |
| ·测试BPM 时码 | 第65-66页 |
| ·测试UTC 和UT1 | 第66-67页 |
| ·工作指标 | 第67页 |
| ·小结 | 第67-68页 |
| 结束语 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 硕士期间发表文章 | 第71-72页 |
| 致谢 | 第72页 |
