| 中文摘要 | 第1-8页 |
| 第1章 绪论 | 第8-15页 |
| 1．1 IP电话与语音编码器 | 第8-11页 |
| 1．1．1 语音编码器的功能与分类 | 第8页 |
| 1．1．2 语音编码器的主要特性 | 第8-9页 |
| 1．1．3 语音编码的常用算法 | 第9-11页 |
| 1．2 IP电话编解码国内外研究现状 | 第11-12页 |
| 1．2．1 国内研究现状 | 第11页 |
| 1．2．2 国外研究现状 | 第11-12页 |
| 1．2．3 存在问题与分析 | 第12页 |
| 1．3 本论文主要研究思路与内容安排 | 第12-15页 |
| 第2章 ITU-T G．729编解码算法与C语言仿真 | 第15-28页 |
| 2．1 G．729编码器算法分析 | 第16-21页 |
| 2．2 G．729解码器算法分析 | 第21-23页 |
| 2．3 ITU-T G．729的变形和改进 | 第23-24页 |
| 2．3．1 ITU-T G．729A所作的改动 | 第23页 |
| 2．3．2 ITU-T G．729B所作的改动 | 第23-24页 |
| 2．4 G．729软件流程和仿真结果比较 | 第24-27页 |
| 2．4．1 C语言流程分析 | 第24-26页 |
| 2．4．2 软件仿真结果 | 第26-27页 |
| 2．5 本章小结 | 第27-28页 |
| 第3章 ITU-T G．729的DSP实现 | 第28-38页 |
| 3．1 C54X系列芯片结构与性能 | 第28-31页 |
| 3．1．1 芯片结构特点 | 第28-30页 |
| 3．1．2 芯片的性能评价 | 第30-31页 |
| 3．2 G．729的DSP实现 | 第31-35页 |
| 3．2．1 系统软件层次结构 | 第31-32页 |
| 3．2．2 系统软件流程 | 第32-34页 |
| 3．2．3 C代码到汇编代码的转换 | 第34-35页 |
| 3．3 代码的优化方法 | 第35-37页 |
| 3．3．1 多功能指令的使用 | 第35-36页 |
| 3．3．2 寄存器的使用 | 第36-37页 |
| 3．3．3 存储区的优化 | 第37页 |
| 3．4 本章小结 | 第37-38页 |
| 第4章 语音编解码器的硬件电路设计 | 第38-47页 |
| 4．1 系统硬件框架设计与核心芯片选型 | 第38-39页 |
| 4．2 外围核心电路设计 | 第39-42页 |
| 4．2．1 电源供电部分设计 | 第39-40页 |
| 4．2．2 AD／DA转换模块设计 | 第40-41页 |
| 4．2．3 CPLD逻辑控制部分设计 | 第41页 |
| 4．2．4 串行收发组件部分设计 | 第41-42页 |
| 4．3 DSP处理器件及扩展电路设计 | 第42-45页 |
| 4．3．1 扩展存储器模块设计 | 第42-43页 |
| 4．3．2 DSP的JTAG接口 | 第43-44页 |
| 4．3．3 DSP语音压缩／解压核心控制部分 | 第44-45页 |
| 4．4 本章小结 | 第45-47页 |
| 第5章 IP电话编解码器低层软件驱动 | 第47-64页 |
| 5．1 系统启动流程 | 第47-50页 |
| 5．2 CPLD对系统控制的设计 | 第50-51页 |
| 5．2．1 对程序存储空间、数据存储空间以及异步通信器件的选通 | 第50-51页 |
| 5．2．2 DSP时钟输入以及复位信号的产生 | 第51页 |
| 5．3 TMS320VC5409芯片的初始化 | 第51-56页 |
| 5．3．1 映射寄存器的设置 | 第52-53页 |
| 5．3．2 外设寄存器的设置 | 第53-56页 |
| 5．4 TLC320AD56的驱动过程 | 第56-60页 |
| 5．4．1 AD56工作寄存器设置 | 第56-57页 |
| 5．4．2 AD56初始化流程 | 第57-60页 |
| 5．5 FIFO的驱动过程 | 第60-62页 |
| 5．5．1 FIFO工作寄存器的设置 | 第60-61页 |
| 5．5．2 FIFO初始化流程 | 第61-62页 |
| 5．6 本章小结 | 第62-64页 |
| 第6章 结论与展望 | 第64-66页 |
| 6．1 本文工作总结 | 第64页 |
| 6．2 研究中的问题与体会 | 第64-65页 |
| 6．3 今后工作展望 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 附录1 语音编解码器的电路图 | 第70-71页 |
| 攻读硕士学位期间所完成的论文和研究工作 | 第71页 |