基于CMMB标准的终端系统设计及其信道译码实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-12页 |
| 第一章 引言 | 第12-19页 |
| ·信道编译码的发展历史 | 第12-14页 |
| ·线性分组码的基本原理 | 第14页 |
| ·级联码的基本原理 | 第14-15页 |
| ·论文涉及的项目背景与主要研究结果 | 第15-19页 |
| ·项目背景与研究现状 | 第15-17页 |
| ·本文的主要工作 | 第17-19页 |
| 第二章 CMMB 系统中的信道译码 | 第19-48页 |
| ·CMMB 系统的信道结构 | 第19-22页 |
| ·RS 编码和字节交织 | 第19-21页 |
| ·LDPC 编码和比特交织 | 第21-22页 |
| ·解星座映射 | 第22-26页 |
| ·LDPC 编译码算法 | 第26-37页 |
| ·LDPC 基本概念 | 第26-27页 |
| ·LDPC 编码算法 | 第27-28页 |
| ·LDPC 译码算法 | 第28-32页 |
| ·CMMB 标准中的LDPC 译码实现 | 第32-37页 |
| ·RS 编译码算法 | 第37-45页 |
| ·RS 码的基本概念 | 第37-39页 |
| ·RS 码的译码算法 | 第39-45页 |
| ·CMMB 信道译码仿真 | 第45-47页 |
| ·本章小结 | 第47-48页 |
| 第三章 CMMB 信道译码硬件结构设计 | 第48-68页 |
| ·LDPC 译码器硬件结构设计 | 第48-59页 |
| ·变量信息存储单元 | 第50-52页 |
| ·校验信息存储单元 | 第52-53页 |
| ·处理单元 | 第53-54页 |
| ·控制单元 | 第54-57页 |
| ·译码吞吐率 | 第57-59页 |
| ·资源消耗 | 第59页 |
| ·RS 译码器硬件结构设计 | 第59-67页 |
| ·计算伴随式模块 | 第60-62页 |
| ·MEA 模块 | 第62-64页 |
| ·求错误位置模块 | 第64-65页 |
| ·求错误值模块 | 第65-67页 |
| ·本章小结 | 第67-68页 |
| 第四章 CMMB 信道译码器FPGA 实现 | 第68-79页 |
| ·功能仿真 | 第68-72页 |
| ·RS 译码器仿真 | 第69页 |
| ·LDPC 译码器仿真 | 第69-70页 |
| ·RS-LDPC 级联译码器仿真 | 第70-72页 |
| ·FPGA 实现 | 第72-78页 |
| ·硬件开发平台简介 | 第72-74页 |
| ·CMMB 信道译码硬件实现与验证 | 第74-78页 |
| ·本章小结 | 第78-79页 |
| 第五章 CMMB 终端系统设计 | 第79-85页 |
| ·CMMB 终端方案设计 | 第79-80页 |
| ·硬件系统设计 | 第80-81页 |
| ·软件系统设计 | 第81-84页 |
| ·本章小结 | 第84-85页 |
| 第六章 总结与展望 | 第85-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-90页 |
| 个人简历、攻硕期间取得的研究成果 | 第90-91页 |
