射频频率合成器芯片关键技术研究
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·课题背景 | 第7页 |
| ·频率合成技术简介 | 第7-10页 |
| ·锁相环频率合成技术 | 第7-9页 |
| ·直接数字频率合成技术 | 第9-10页 |
| ·国内外频率合成器的发展现状 | 第10-11页 |
| ·国外频率合成器发展现状与趋势 | 第10页 |
| ·国内频率合成器发展现状与趋势 | 第10-11页 |
| ·本论文主要研究的内容和章节安排 | 第11-13页 |
| 第二章 锁相环基本原理 | 第13-25页 |
| ·锁相环的结构及数学模型 | 第13-17页 |
| ·鉴相器的数学模型 | 第14-15页 |
| ·环路滤波器的数学模型 | 第15-16页 |
| ·压控振荡器的数学模型 | 第16页 |
| ·完整的锁相环的数学模型 | 第16-17页 |
| ·锁相环的传递函数 | 第17-19页 |
| ·锁相环的捕捉性能 | 第19-21页 |
| ·锁相环的稳定性 | 第21-22页 |
| ·锁相环的相位噪声模型 | 第22-25页 |
| 第三章 频率合成器系统设计 | 第25-35页 |
| ·频率合成器整体方案的确定 | 第25-26页 |
| ·鉴相器的选择 | 第26-28页 |
| ·各种鉴相器的比较 | 第26页 |
| ·鉴频鉴相器的工作原理 | 第26-28页 |
| ·环路低通滤波器的设计 | 第28-32页 |
| ·选用一阶低通滤波器的锁相环存在的问题 | 第28-29页 |
| ·采用高阶滤波器的锁相环的稳定性分析 | 第29-31页 |
| ·利用ADS平台设计所选用的低通滤波器 | 第31-32页 |
| ·整体方案的系统仿真 | 第32-34页 |
| ·本章小结 | 第34-35页 |
| 第四章 鉴相器设计 | 第35-43页 |
| ·鉴相器的主要技术指标 | 第35页 |
| ·鉴频鉴相器的电路设计 | 第35-39页 |
| ·电荷泵电路的设计 | 第39-41页 |
| ·本章小结 | 第41-43页 |
| 第五章 程序分频器的设计 | 第43-57页 |
| ·程序分频器的主要技术指标 | 第43页 |
| ·程序分频器方案的选择 | 第43-47页 |
| ·吞脉冲分频器 | 第43-45页 |
| ·2/3分频单元串联型分频器 | 第45-47页 |
| ·MCML逻辑的设计 | 第47-50页 |
| ·程序分频器的设计 | 第50-54页 |
| ·电平转换电路 | 第54-55页 |
| ·本章小结 | 第55-57页 |
| 第六章 压控振荡器设计 | 第57-69页 |
| ·压控振荡器的概述 | 第57-59页 |
| ·主要的振荡器电路 | 第57-58页 |
| ·压控振荡器的主要指标 | 第58-59页 |
| ·设计所选用的压控振荡器电路 | 第59-68页 |
| ·电路结构 | 第59-60页 |
| ·由NMOS管组成的可变电容器设计 | 第60-63页 |
| ·由NMOS管组成可变电容器的工作原理 | 第60-62页 |
| ·将NMOS管组成的可变电容用于压控振荡器 | 第62-63页 |
| ·负阻电路的设计 | 第63-66页 |
| ·电路仿真结果 | 第66-67页 |
| ·压控振荡器电路中各个元器件的参数 | 第67-68页 |
| ·本章小结 | 第68-69页 |
| 第七章 结束语 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 作者在读期间研究成果及发表的论文 | 第75-76页 |
