| 摘要 | 第1-7页 |
| Abstract | 第7-10页 |
| 第1章 绪论 | 第10-15页 |
| ·深空通信的特点 | 第10页 |
| ·信道编码的发展 | 第10-11页 |
| ·本文研究意义 | 第11-13页 |
| ·LDPC码研究发展现状 | 第13-14页 |
| ·内容安排 | 第14-15页 |
| 第2章 LDPC码理论基础 | 第15-23页 |
| ·线性分组码 | 第15-18页 |
| ·线性分组码的定义 | 第15页 |
| ·线性分组码的校验矩阵 | 第15-16页 |
| ·线性分组码的生成矩阵 | 第16-17页 |
| ·线性分组码的译码 | 第17-18页 |
| ·LDPC码基础 | 第18-20页 |
| ·LDPC码的定义 | 第18页 |
| ·LDPC码的Tanner图表示 | 第18-19页 |
| ·LDPC规则码和非规则码 | 第19-20页 |
| ·LDPC码主要研究方向 | 第20-23页 |
| 第3章 基于CCSDS的深空LDPC码分析 | 第23-35页 |
| ·基于CCSDS的LDPC码标准 | 第23-25页 |
| ·深空LDPC码构造 | 第25-26页 |
| ·深空QC-LDPC码编码 | 第26-27页 |
| ·LDPC码译码算法 | 第27-31页 |
| ·深空LDPC码性能 | 第31-33页 |
| ·不同软判决译码算法对性能的比较 | 第31-32页 |
| ·不同码长对译码性能的比较 | 第32页 |
| ·不同最大迭代次数对译码性能的影响 | 第32-33页 |
| ·归一化最小和算法量化方案 | 第33-35页 |
| 第4章 QC-LDPC码译码器的FPGA实现 | 第35-52页 |
| ·译码器的硬件构架 | 第35-37页 |
| ·串行译码结构 | 第35页 |
| ·全并行译码结构 | 第35-36页 |
| ·部分并行译码结构 | 第36-37页 |
| ·QC-LDPC码多码率译码器的FPGA设计 | 第37-52页 |
| ·多码率QC-LDPC码的特点 | 第37-38页 |
| ·QC-LDPC码译码器总体结构 | 第38-40页 |
| ·译码器分块单元设计 | 第40-47页 |
| ·QC-LDPC码译码器的FPGA实现流程 | 第47-49页 |
| ·QC-LDPC码多码率译码器的FPGA实现结果分析 | 第49-52页 |
| 总结与展望 | 第52-53页 |
| 致谢 | 第53-54页 |
| 参考文献 | 第54-58页 |
| 攻读硕士学位期间发表的论文及科研成果 | 第58页 |