| 1 绪论 | 第1-9页 |
| ·本文的研究背景和意义 | 第6-8页 |
| ·研究背景 | 第6-7页 |
| ·论文选题的意义 | 第7-8页 |
| ·论文的主要内容 | 第8-9页 |
| 2 卷积码和维特比译码器的基本原理 | 第9-21页 |
| ·卷积码的基本原理 | 第9-10页 |
| ·基本概念 | 第9-10页 |
| ·卷积编码表示及分析方法 | 第10-14页 |
| ·状态图 | 第11页 |
| ·树状图 | 第11-13页 |
| ·网格图 | 第13-14页 |
| ·维特比译码器的基本原理 | 第14-17页 |
| ·维特比译码器的算法 | 第14-17页 |
| ·维特比译码器主要功能模块 | 第17-21页 |
| 3 硬件平台的实现及低功耗设计方法 | 第21-28页 |
| ·硬件实现平台简介 | 第21页 |
| ·Quartus II开发软件及设计方法 | 第21-23页 |
| ·低功耗设计及在FPGA上的实现的方法 | 第23-28页 |
| ·FPGA功耗简介 | 第23-24页 |
| ·算法级别的功耗优化 | 第24-25页 |
| ·RTL级代码优化 | 第25-28页 |
| ·并行处理 | 第26页 |
| ·流水线技术 | 第26-28页 |
| 4 维特比译码器的优化设计及低功耗考虑 | 第28-40页 |
| ·前言 | 第28页 |
| ·加比选单元(Add Compare select Unit)的优化设计 | 第28-31页 |
| ·重排的蝶形ACS结构 | 第28-29页 |
| ·级联结构的ACS(Radix-2~k) | 第29-31页 |
| ·路径度量存储单元的VLSI结构 | 第31-34页 |
| ·路径度量存储单元的更新 | 第31-32页 |
| ·路径度量溢出的问题 | 第32-34页 |
| ·幸存路径存储单元的VLSI结构 | 第34-40页 |
| ·回溯法(TB:Trace Back) | 第34-38页 |
| ·寄存器交换型(RE: Register-Exchange) | 第38-40页 |
| 5 (3，1，9)低功耗维特比译码器的设计 | 第40-46页 |
| ·(3，1，9)低功耗维特比译码器的整体框图 | 第40页 |
| ·位串行的ACS结构 | 第40-41页 |
| ·修正的寄存器交换法 | 第41-44页 |
| ·译码器功耗和性能 | 第44-46页 |
| 6 总结与展望 | 第46-48页 |
| 致谢 | 第48-49页 |
| 参考文献 | 第49-53页 |
| 硕士期间发表论文 | 第53-54页 |
| 附录 | 第54-61页 |