RISC/DSP系统仿真器的研究
| 摘要 | 第1-3页 |
| Abstract | 第3-4页 |
| 致谢 | 第4-7页 |
| 第一章 绪论 | 第7-17页 |
| ·RISC精简指令集计算机 | 第7-10页 |
| ·RISC精简指令集计算机的发展 | 第7-8页 |
| ·RISC定义与特点 | 第8-9页 |
| ·RISC处理器体系结构的变革 | 第9-10页 |
| ·DSP数字信号处理 | 第10-14页 |
| ·DSP的发展历程 | 第10-12页 |
| ·DSP面临的问题以及挑战 | 第12-13页 |
| ·DSP的发展趋势与前景 | 第13-14页 |
| ·系统软件 | 第14-16页 |
| ·汇编器 | 第14-15页 |
| ·软件仿真器 | 第15-16页 |
| ·本文研究内容 | 第16-17页 |
| 第二章 汇编器的设计与实现 | 第17-31页 |
| ·概述 | 第17-18页 |
| ·宏处理的过程 | 第17-18页 |
| ·符号表处理 | 第18页 |
| ·代码生成 | 第18页 |
| ·分析程序生成工具 | 第18-23页 |
| ·词法分析工具LEX | 第19-21页 |
| ·语法分析工具YACC | 第21-23页 |
| ·生成汇编器 | 第23-30页 |
| ·汇编器的输入 | 第23-24页 |
| ·汇编器的输出 | 第24-25页 |
| ·汇编器的实现 | 第25-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 芯片的仿真器 | 第31-60页 |
| ·结构仿真器 | 第32-42页 |
| ·sim-outorder仿真器的算法 | 第34-35页 |
| ·sim-outorder仿真器的内核 | 第35-42页 |
| ·指令集仿真器的实现 | 第42-55页 |
| ·MD32的体系结构 | 第42-49页 |
| ·仿真器的组成模块 | 第49-55页 |
| ·动态编译仿真器的实现 | 第55-59页 |
| ·从汇编文件生成C文件 | 第56-57页 |
| ·全局优化前的预处理 | 第57-58页 |
| ·调试功能的实现 | 第58页 |
| ·对仿真器的实验验证 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第四章 仿真器的验证 | 第60-67页 |
| ·MPEG-1视频压缩的特点 | 第60-61页 |
| ·MPEG-1视频压缩的策略 | 第61-63页 |
| ·MPEG-1算法的汇编实现 | 第63-64页 |
| ·仿真器验证的结果 | 第64-66页 |
| ·指令集的测试 | 第64-65页 |
| ·MPEG-1汇编代码的测试 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 第五章 总结与展望 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 作者攻读硕士学位期间发表或合作发表的论文 | 第71页 |
