| 第一章 引言 | 第1-11页 |
| 1．1 中频数字化概述 | 第7-8页 |
| 1．2 中频数字化系统基本结构 | 第8-10页 |
| 1．2．1 “零中频”方案结构 | 第8-9页 |
| 1．2．2 射频（RF）数字化方案结构 | 第9页 |
| 1．2．3 中频（IF）数字化方案结构 | 第9-10页 |
| 1．3 本文的主要内容及结构 | 第10-11页 |
| 第二章 中频数字化理论基础 | 第11-27页 |
| 2．1 信号采样理论 | 第11-14页 |
| 2．1．1 奈奎斯特采样定理 | 第11-12页 |
| 2．1．2 带通采样定理 | 第12-13页 |
| 2．1．3 “过采样”与“欠采样” | 第13-14页 |
| 2．2 多抽样率信号处理 | 第14-19页 |
| 2．2．1 整数倍抽取 | 第14-17页 |
| 2．2．2 整数倍内插 | 第17-19页 |
| 2．3 数字滤波器 | 第19-27页 |
| 2．3．1 数字低通滤波器设计的理论基础 | 第19-20页 |
| 2．3．2 FIR滤波器的设计 | 第20-21页 |
| 2．3．3 半带滤波器（HBF）和它的特性 | 第21-23页 |
| 2．3．4 积分梳状（CIC）滤波器 | 第23-27页 |
| 第三章 数字中频系统方案设计及论证 | 第27-34页 |
| 3．1 数字中频系统设计方案 | 第27-29页 |
| 3．1．1 课题要求 | 第27页 |
| 3．1．2 系统方案设计 | 第27-28页 |
| 3．1．3 系统框图组成 | 第28-29页 |
| 3．2 设计方案的理论论证 | 第29-34页 |
| 第四章 基于AD6644的中频数字采样单元 | 第34-55页 |
| 4．1 模数转换器（ADC）的基本工作原理 | 第34-35页 |
| 4．2 ADC各项性能指标及其对系统性能的影响 | 第35-48页 |
| 4．2．1 ADC的静态性能指标 | 第35-40页 |
| 4．2．1 ADC的动态传输性能指标 | 第40-48页 |
| 4．3 AD6644简介 | 第48-49页 |
| 4．3．1 AD6644的主要特点 | 第48-49页 |
| 4．4 基于AD6644的中频数字化采样单元设计 | 第49-55页 |
| 4．4．1 单元电路设计 | 第49页 |
| 4．4．2 模拟输入电路 | 第49-50页 |
| 4．4．3 再论孔径抖动 | 第50-51页 |
| 4．4．4 时钟输入电路 | 第51-52页 |
| 4．4．5 数字输出电路 | 第52页 |
| 4．4．6 电源、接地和去耦 | 第52-53页 |
| 4．4．7 对采样单元电路PCB板的考虑 | 第53-55页 |
| 第五章 数字下变频单元的设计 | 第55-62页 |
| 5．1 AD6620简介 | 第55-56页 |
| 5．1．1 AD6620基本功能 | 第55-56页 |
| 5．2 基于AD6620的数字正交解调单元的设计 | 第56-62页 |
| 5．2．1 DDC单元电路原理图 | 第56-57页 |
| 5．2．2 AD6620的内部控制寄存器和片内RAM | 第57-59页 |
| 5．2．3 AD6620的初始化设置 | 第59-60页 |
| 5．2．4 RCF滤波器系数的计算及仿真 | 第60-62页 |
| 第六章 系统的测试结果及分析 | 第62-78页 |
| 6．1 AD6644主要动态特性的测试 | 第62-73页 |
| 6．1．1 测试方案中的硬件要求 | 第62-64页 |
| 6．1．2 功率谱、频率分辨率、频谱泄漏与窗函数 | 第64-68页 |
| 6．1．3 测试结果及分析 | 第68-73页 |
| 6．2 数字下变频单元的测试结果及分析 | 第73-78页 |
| 6．2．1 幅度、相位误差理论推导 | 第73-76页 |
| 6．2．2 测试结果以及分析 | 第76-78页 |
| 结束语 | 第78-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-82页 |