通信专用IP的研究与开发
| 目录 | 第1-8页 |
| 第一章 绪论 | 第8-13页 |
| ·课题的背景和来源 | 第8-9页 |
| ·论文研究意义及采用的技术 | 第9-11页 |
| ·采用的设计手段 | 第10页 |
| ·采用FPGA为系统的实现手段 | 第10-11页 |
| ·论文研究的内容 | 第11页 |
| ·论文的安排 | 第11-13页 |
| 第二章 IP技术及其设计方法概述 | 第13-23页 |
| ·IP的定义及分类 | 第13-14页 |
| ·基于IP的系统设计方法 | 第14-17页 |
| ·自下而上的设计方法 | 第15页 |
| ·自顶向下的设计方法 | 第15-17页 |
| ·综合的设计方法 | 第17页 |
| ·自顶向下技术的设计流程及关键技术 | 第17-22页 |
| ·系统设计阶段 | 第18-20页 |
| ·综合优化阶段 | 第20-21页 |
| ·系统实现阶段 | 第21-22页 |
| ·小结 | 第22-23页 |
| 第三章 UTOPIA3接口的设计与实现 | 第23-33页 |
| ·UTOPIA3接口的结构和功能概述 | 第23-25页 |
| ·UTOPIA3接口的时序分析 | 第25-27页 |
| ·校验检查逻辑 | 第27-28页 |
| ·单字校验结果的产生 | 第27-28页 |
| ·信元级校验结果与信元的同步 | 第28页 |
| ·UTOPIA3接口的控制单元 | 第28-32页 |
| ·UTOPIA3接收状态机的设计 | 第28-29页 |
| ·UTOPIA3发送状态机的设计 | 第29-30页 |
| ·关于状态机设计的一些体会 | 第30-32页 |
| ·小结 | 第32-33页 |
| 第四章 CPU接口的设计与实现 | 第33-44页 |
| ·CPU接口的功能概述和结构分析 | 第33-36页 |
| ·CPU接口的内部结构 | 第33-35页 |
| ·CPU对其它功能模块的控制 | 第35-36页 |
| ·CPU接口各功能模块的设计 | 第36-44页 |
| ·寄存器读写逻辑 | 第36-37页 |
| ·状态统计寄存器逻辑 | 第37-38页 |
| ·无法处理数据的上报逻辑 | 第38-41页 |
| ·片外SSRAM的测试逻辑 | 第41-44页 |
| 第五章 IP核在通信转换单元的应用 | 第44-52页 |
| ·通信转换单元的整体设计 | 第44-45页 |
| ·UTOPIA3 IP核在通信转换单元中的应用 | 第45-47页 |
| ·远端和近端环回工作模式产生逻辑 | 第46页 |
| ·非数据信元的处理 | 第46页 |
| ·流控信息的提取 | 第46-47页 |
| ·流控信息的映射 | 第47页 |
| ·带外流控信息的处理 | 第47-49页 |
| ·带外流控信息 | 第47-48页 |
| ·带外流控信息的接收启动 | 第48-49页 |
| ·信元内部字节重排序逻辑 | 第49-52页 |
| 第六章 系统的验证与实现 | 第52-62页 |
| ·系统的验证 | 第52-56页 |
| ·系统验证的目的和手段 | 第52-53页 |
| ·系统功能仿真方法及测试基准程序设计 | 第53-56页 |
| ·UTOPIA3 IP核的功能验证 | 第56页 |
| ·CPU接口的功能验证 | 第56-58页 |
| ·通信转换单元的系统验证 | 第58-59页 |
| ·系统的FPGA实现 | 第59-60页 |
| ·集成系统的性能评价 | 第60-61页 |
| ·小结 | 第61-62页 |
| 第七章 结束语 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-65页 |
