用于PCI接口芯片的异步FIFO设计
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第一章 绪论 | 第10-12页 |
| 第二章 本次设计的流程 | 第12-14页 |
| ·设计定义 | 第12页 |
| ·HDL实现 | 第12页 |
| ·功能仿真 | 第12-13页 |
| ·逻辑综合 | 第13页 |
| ·静态时序分析 | 第13页 |
| ·自动布局布线 | 第13-14页 |
| 第三章 异步电路产生的问题 | 第14-17页 |
| ·亚稳态 | 第14-15页 |
| ·亚稳态的消除 | 第15-16页 |
| ·同步器 | 第15-16页 |
| ·格雷码 | 第16页 |
| ·本章小结 | 第16-17页 |
| 第四章 异步FIFO的RTL设计 | 第17-30页 |
| ·FIFO的指针 | 第17-18页 |
| ·同步FIFO指针 | 第17页 |
| ·异步FIFO指针 | 第17-18页 |
| ·第一种设计方案 | 第18-24页 |
| ·第一种设计方案满空状态的判断 | 第18页 |
| ·第一种设计方案读写指针的产生 | 第18-21页 |
| ·第一种设计方案满空标志的产生 | 第21-22页 |
| ·第一种设计方案的结构框图 | 第22-24页 |
| ·第二种设计方案 | 第24-30页 |
| ·第二种设计方案满空状态的判断 | 第24-26页 |
| ·第二种设计方案读写指针的产生 | 第26-27页 |
| ·第二种设计方案满空标志的产生 | 第27-28页 |
| ·第二种设计方案的结构框图 | 第28-30页 |
| 第五章 异步FIFO的RTL级仿真 | 第30-37页 |
| ·验证的基本思想 | 第30-31页 |
| ·FIFO满空状态的正确性 | 第31-33页 |
| ·第一种设计方案的满空状态 | 第31-32页 |
| ·第二种设计方案的满空状态 | 第32-33页 |
| ·“保守”的满空状态 | 第33-34页 |
| ·第二种设计方案出现的尖峰脉冲 | 第34-35页 |
| ·尖峰脉冲不能被同步器采样 | 第34页 |
| ·尖峰脉冲可以被同步器采样 | 第34-35页 |
| ·本章小结 | 第35-37页 |
| 第六章 异步FIFO的逻辑综合 | 第37-51页 |
| ·逻辑综合需要考虑的问题 | 第37-40页 |
| ·异步FIFO的设计规范 | 第40-41页 |
| ·综合脚本 | 第41-43页 |
| ·综合结果 | 第43-50页 |
| ·两种方案综合出的设计示意图 | 第43-46页 |
| ·两种设计方案的面积报告 | 第46页 |
| ·两种设计方案的功耗报告 | 第46页 |
| ·两种设计方案的时序报告 | 第46-49页 |
| ·关键时序路径 | 第49-50页 |
| ·本章小结 | 第50-51页 |
| 第七章 异步FIFO的静态时序分析 | 第51-55页 |
| ·静态时序分析的脚本 | 第52-53页 |
| ·静态时序分析的覆盖率分析 | 第53-54页 |
| ·静态时序分析的建立时间和保持时间 | 第54页 |
| ·本章小结 | 第54-55页 |
| 第八章 两种设计方案的比较 | 第55-56页 |
| ·从电路结构上比较 | 第55页 |
| ·从电路面积上比较 | 第55页 |
| ·从功耗上比较 | 第55页 |
| ·从频率上比较 | 第55页 |
| ·本章小结 | 第55-56页 |
| 第九章 自动布局布线 | 第56-62页 |
| ·设计设置 | 第56页 |
| ·布局规划 | 第56-57页 |
| ·时序设置 | 第57-58页 |
| ·放置基本单元 | 第58-59页 |
| ·时钟树综合 | 第59-60页 |
| ·布线 | 第60-62页 |
| 第十章 结论 | 第62-63页 |
| 参考文献 | 第63-65页 |
| 在学研究成果 | 第65-66页 |
| 致谢 | 第66页 |
