卫星高速率信号并行解调技术研究
| 表目录 | 第1-8页 |
| 图目录 | 第8-10页 |
| 摘要 | 第10-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-17页 |
| ·研究背景 | 第12页 |
| ·研究现状 | 第12-13页 |
| ·论文的主要工作 | 第13-15页 |
| ·论文结构安排 | 第15-17页 |
| 第二章 并行解调中的定时同步 | 第17-31页 |
| ·定时同步的分类 | 第17-18页 |
| ·定时误差检测 | 第18-21页 |
| ·定时误差检测简介 | 第18-19页 |
| ·Gardner 算法 | 第19-20页 |
| ·环路滤波 | 第20-21页 |
| ·定时恢复 | 第21-24页 |
| ·插值滤波器 | 第21-23页 |
| ·控制器 | 第23-24页 |
| ·本文采用的定时同步方案 | 第24-25页 |
| ·定时同步性能仿真与分析 | 第25-26页 |
| ·定时同步模块的FPGA 实现 | 第26-30页 |
| ·定时检测模块 | 第26-27页 |
| ·定时恢复模块 | 第27-29页 |
| ·定时同步模块的整体实现 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 并行解调中的载波恢复 | 第31-40页 |
| ·载波恢复简介 | 第31-32页 |
| ·载波恢复算法 | 第32-34页 |
| ·DD 算法 | 第32-33页 |
| ·RC 算法 | 第33页 |
| ·极性判决法 | 第33-34页 |
| ·环路滤波和压控振荡器（VCO） | 第34-35页 |
| ·环路滤波 | 第34-35页 |
| ·压控振荡器VCO | 第35页 |
| ·并行解调载波恢复方案及性能仿真与分析 | 第35-38页 |
| ·并行解调载波恢复方案 | 第35-37页 |
| ·性能仿真与分析 | 第37-38页 |
| ·并行解调载波恢复模块的FPGA 实现 | 第38-39页 |
| ·鉴相电路的实现 | 第38页 |
| ·环路滤波器的实现 | 第38页 |
| ·压控振荡器的实现 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 第四章 并行解调中的数字AGC | 第40-44页 |
| ·数字AGC 基本原理 | 第40-41页 |
| ·功率差值提取 | 第40页 |
| ·环路滤波和积分器 | 第40-41页 |
| ·并行解调数字AGC 方案及性能仿真与分析 | 第41-42页 |
| ·并行解调数字AGC 方案 | 第41页 |
| ·性能仿真与分析 | 第41-42页 |
| ·并行解调数字AGC 的实现 | 第42-43页 |
| ·本章小结 | 第43-44页 |
| 第五章 并行解调数据分配与合路 | 第44-54页 |
| ·数据分配 | 第44-46页 |
| ·数据分配方案及实现 | 第44-45页 |
| ·L、M、m 的确定 | 第45-46页 |
| ·数据合路 | 第46-52页 |
| ·数据复接方案及实现 | 第46-48页 |
| ·重编码 | 第48-52页 |
| ·本章小结 | 第52-54页 |
| 第六章 并行解调器总体仿真、实现与验证 | 第54-61页 |
| ·解调方案的总体仿真 | 第54页 |
| ·硬件平台介绍和解调方案的总体实现 | 第54-57页 |
| ·硬件平台介绍 | 第54-55页 |
| ·并行解调方案的总体实现 | 第55-57页 |
| ·并行解调方案的验证 | 第57-59页 |
| ·本章小结 | 第59-61页 |
| 结束语 | 第61-62页 |
| 一、全文总结 | 第61页 |
| 二、展望 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 作者简历 论文发表情况 | 第65-66页 |
| 致谢 | 第66页 |
