| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-12页 |
| ·课题背景及研究意义 | 第8-9页 |
| ·国内外研究现状分析 | 第9-11页 |
| ·数字化接收机的发展和现状 | 第9-10页 |
| ·PMC标准简介 | 第10-11页 |
| ·本论文研究思路和组织结构 | 第11-12页 |
| 第2章 数字化接收机方案论证及电路设计 | 第12-29页 |
| ·数字化接收机方案论证 | 第12-14页 |
| ·数字化接收机功能要求 | 第12页 |
| ·数字化接收机总体方案 | 第12-13页 |
| ·数字化接收机具体方案 | 第13-14页 |
| ·关键器件选择 | 第14-19页 |
| ·A/D转换芯片选择 | 第14-15页 |
| ·DDC芯片选择 | 第15-16页 |
| ·FPGA芯片选择 | 第16-17页 |
| ·FIFO芯片选择 | 第17-18页 |
| ·PCI接口芯片选择 | 第18-19页 |
| ·接收机电路各功能模块设计 | 第19-28页 |
| ·模数转换模块 | 第19-20页 |
| ·数字下变频模块 | 第20-21页 |
| ·数据处理模块 | 第21-25页 |
| ·数据缓冲模块 | 第25页 |
| ·PCI接口及控制模块 | 第25-26页 |
| ·电源与时钟模块 | 第26-28页 |
| ·本章小结 | 第28-29页 |
| 第3章 数字化接收机的PCB设计 | 第29-41页 |
| ·PCB设计工具简介 | 第29-30页 |
| ·PCB设计前准备工作 | 第30-31页 |
| ·叠层设计 | 第31-33页 |
| ·布局 | 第33-35页 |
| ·布线 | 第35-40页 |
| ·高速PCB布线原则 | 第35-38页 |
| ·在Allegro中的PCB布线 | 第38-40页 |
| ·本章小结 | 第40-41页 |
| 第4章 信号完整性分析 | 第41-55页 |
| ·信号完整性问题综述 | 第41-43页 |
| ·反射 | 第41-42页 |
| ·串扰 | 第42页 |
| ·延迟 | 第42-43页 |
| ·EMI | 第43页 |
| ·差分信号理论 | 第43-45页 |
| ·信号完整性仿真模型 | 第45-48页 |
| ·SPICE模型 | 第45-46页 |
| ·IBIS模型 | 第46-47页 |
| ·Verilog-AMS模型和VHDL-AMS模型 | 第47页 |
| ·仿真模型的选用 | 第47-48页 |
| ·仿真前的准备工作 | 第48-49页 |
| ·划分关键信号与非关键信号 | 第48页 |
| ·仿真工具选择及仿真结果分析标准 | 第48-49页 |
| ·仿真结果及分析 | 第49-53页 |
| ·GC4016 时钟输入信号仿真 | 第49-51页 |
| ·AD6645 时钟信号差分AC耦合仿真 | 第51-53页 |
| ·本章小结 | 第53-55页 |
| 结论 | 第55-56页 |
| 参考文献 | 第56-60页 |
| 致谢 | 第60页 |