| 摘要 | 第1-4页 |
| Abstract | 第4-6页 |
| 第一章 引言 | 第6-10页 |
| ·研究背景 | 第6页 |
| ·国内外研究进展 | 第6-8页 |
| ·课题来源及主要工作 | 第8页 |
| ·课题要达到的技术指标及关键技术 | 第8-9页 |
| ·本文结构 | 第9-10页 |
| 第二章 数据接收处理单元关键技术及方案 | 第10-26页 |
| ·帧同步方式研究 | 第10-16页 |
| ·帧同步字码组设计分析 | 第16-19页 |
| ·数据分接方式 | 第19-23页 |
| ·高速数据处理需注意的问题 | 第23-26页 |
| 第三章 数据接收处理器的设计 | 第26-36页 |
| ·数字相关器 | 第26-28页 |
| ·串并转换电路 | 第28-29页 |
| ·缓存读写分路 | 第29-30页 |
| ·硬件电路设计 | 第30-36页 |
| 第四章 FPGA调试及仿真结果 | 第36-52页 |
| ·FPGA硬件性能及编程环境介绍 | 第36-38页 |
| ·FPGA电路设计 | 第38-41页 |
| ·FPGA软件设计及仿真 | 第41-52页 |
| 第五章 全文总结 | 第52-54页 |
| 致谢 | 第54-56页 |
| 参考文献 | 第56-58页 |
| 附录A | 第58-64页 |
| 附录B | 第64-70页 |