基于TS201和VXS的雷达信号处理通用平台设计
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 1 绪论 | 第10-20页 |
| ·研究背景及其意义 | 第10页 |
| ·国内外研究现状 | 第10-18页 |
| ·雷达信号处理平台的发展 | 第10-13页 |
| ·雷达信号处理平台的硬件实现种类 | 第10-12页 |
| ·雷达信号处理平台的结构 | 第12-13页 |
| ·DSP芯片发展现状 | 第13-14页 |
| ·商用高档DSP板卡发展现状 | 第14-17页 |
| ·系统总线和系统拓扑结构的发展 | 第17-18页 |
| ·本文需要解决的问题 | 第18-20页 |
| 2 雷达信号处理系统总体方案设计 | 第20-23页 |
| ·核心处理芯片的选择 | 第20页 |
| ·标准总线的选择以及系统内的拓扑结构 | 第20-21页 |
| ·数据分配机制和数据传输协议 | 第21-23页 |
| 3 雷达信号处理通用平台的硬件组成 | 第23-29页 |
| ·系统的硬件结构 | 第23-24页 |
| ·机箱和背板 | 第24-25页 |
| ·交换板 | 第25-26页 |
| ·TS201处理板 | 第26-27页 |
| ·光纤接口板 | 第27-28页 |
| ·主控板(MC) | 第28-29页 |
| 4 TS201外围电路设计 | 第29-41页 |
| ·TS201芯片简介 | 第29-32页 |
| ·TS201多处理器系统 | 第32-35页 |
| ·TS201链路口设计 | 第35-41页 |
| 5 RocketIO串行传输通路设计 | 第41-56页 |
| ·FPGA内嵌RocketIO收发器设计 | 第41-47页 |
| ·RocketIO收发器基本特点 | 第41-42页 |
| ·RocketIO收发器的8B/10B编码功能 | 第42-45页 |
| ·时钟恢复和时钟校正 | 第45-46页 |
| ·RocketIO收发器的自回环测试模式 | 第46-47页 |
| ·RocketIO自定义串行传输协议设计 | 第47-54页 |
| ·传输数据分类 | 第47页 |
| ·数据包的起始与结束 | 第47-48页 |
| ·数据包的分配 | 第48页 |
| ·轮循分配方式 | 第48-49页 |
| ·忙闲分配方式 | 第49-54页 |
| ·忙闲状态寄存器和分配选择寄存器 | 第50-52页 |
| ·按位清除寄存器和按位屏蔽寄存器 | 第52-54页 |
| ·其他串行分配结构的应用 | 第54-56页 |
| 6 雷达信号处理通用平台的调试 | 第56-60页 |
| ·TS201板卡功能调试 | 第56-58页 |
| ·系统功能调试 | 第58-59页 |
| ·调试结果 | 第59-60页 |
| 7 总结与展望 | 第60-63页 |
| ·本文总结 | 第60-62页 |
| ·工作展望 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-66页 |
