| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 引言 | 第10-12页 |
| ·研究背景以及开发意义 | 第10-11页 |
| ·本文工作 | 第11-12页 |
| 第二章 CSP 基本理论 | 第12-19页 |
| ·进程（processes） | 第12页 |
| ·符号以及语法 | 第12-19页 |
| ·顺序进程 | 第13-15页 |
| ·进程并发 | 第15-19页 |
| 第三章 Viterbi 译码算法原理 | 第19-25页 |
| ·卷积编码 | 第19-20页 |
| ·卷积码的基本原理 | 第19-20页 |
| ·Viterbi 译码算法原理 | 第20-25页 |
| ·最大似然译码 | 第21-22页 |
| ·Viterbi 算法的基本原理 | 第22-25页 |
| 第四章 开发环境与设计方法 | 第25-31页 |
| ·ISE 环境下的设计流程 | 第25-26页 |
| ·硬件设计中应考虑的问题 | 第26-31页 |
| ·面向硬件电路的设计思维 | 第26-27页 |
| ·“面积”和“速度”的转换原则 | 第27-28页 |
| ·同步电路的设计原则 | 第28页 |
| ·模块划分的设计原则 | 第28-29页 |
| ·组合逻辑的注意事项 | 第29-31页 |
| 第五章 DAB 中的Viterbi 译码器的实现 | 第31-60页 |
| ·DAB 中的卷积码编码器 | 第31-35页 |
| ·DAB 中 Viterbi 译码算法过程 | 第35-39页 |
| ·Viterbi 译码器的实现 | 第39-60页 |
| ·Viterbi 功能模块的划分 | 第39-40页 |
| ·CSP 描述的原则 | 第40-42页 |
| ·基于 CSP 理论的 Viterbi 译码器的实现 | 第42-58页 |
| ·在 FPGA 板上的测试 | 第58-60页 |
| 第六章 总结 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-64页 |
| 攻读硕士学位期间取得的研究成果 | 第64-65页 |