| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 1 绪论 | 第10-17页 |
| ·RFID系统概述 | 第10-11页 |
| ·RFID系统基本原理 | 第11-13页 |
| ·RFID技术发展现状和趋势 | 第13-15页 |
| ·论文的研究内容及安排 | 第15-17页 |
| 2 超高频RFID系统通信协议分析 | 第17-28页 |
| ·标准现状 | 第17-19页 |
| ·国际标准ISO/IEC 18000-6分析 | 第19-27页 |
| ·ISO/IEC 18000-6 Type A模式 | 第20-24页 |
| ·ISO/IEC 18000-6 Type B模式 | 第24-27页 |
| ·本章小结 | 第27-28页 |
| 3 基带单元总体设计 | 第28-35页 |
| ·读写器体系结构 | 第28-30页 |
| ·基带单元结构 | 第30-34页 |
| ·接口设计 | 第31-33页 |
| ·基带信号处理 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 4 基带单元硬件电路设计 | 第35-44页 |
| ·硬件开发平台 | 第35-37页 |
| ·FPGA/CPLD简介 | 第35-36页 |
| ·硬件结构 | 第36-37页 |
| ·电源电路 | 第37-38页 |
| ·时钟电路 | 第38-39页 |
| ·配置电路 | 第39-41页 |
| ·接口电路 | 第41-42页 |
| ·功能扩展 | 第42-43页 |
| ·本章小结 | 第43-44页 |
| 5 基带单元软件设计 | 第44-66页 |
| ·设计流程及开发环境 | 第44-49页 |
| ·FPGA/CPLD的设计流程 | 第44-47页 |
| ·Quatus Ⅱ集成开发环境 | 第47-48页 |
| ·HDL语言 | 第48-49页 |
| ·接口模块的设计与实现 | 第49-55页 |
| ·波特率发生器 | 第50-51页 |
| ·UART接收器 | 第51-53页 |
| ·UART发送器 | 第53-54页 |
| ·顶层模块 | 第54-55页 |
| ·循环冗余校验模块的设计与实现 | 第55-62页 |
| ·循环冗余码基本原理 | 第55-56页 |
| ·超高频RFID系统中的CRC算法分析 | 第56-58页 |
| ·串行CRC设计 | 第58-60页 |
| ·并行CRC设计 | 第60-62页 |
| ·基带数据编码的设计与实现 | 第62-63页 |
| ·基带数据解码的设计与实现 | 第63-65页 |
| ·本章小结 | 第65-66页 |
| 6 总结与展望 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 致谢 | 第70-71页 |
| 附录A 系统实物图 | 第71-72页 |
| 个人简介 | 第72页 |
| 在学期间发表的学术论文及研究成果 | 第72页 |