基于FPGA的千兆以太网测试系统设计与实现
| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 国内外产品发展现状 | 第10-12页 |
| 1.2.1 国外产品分析 | 第11-12页 |
| 1.2.2 国内产品分析 | 第12页 |
| 1.3 本文主要内容及组织安排 | 第12-14页 |
| 第2章 测试系统的相关理论基础 | 第14-25页 |
| 2.1 网络体系结构 | 第14-17页 |
| 2.1.1 网络体系结构的分类 | 第14页 |
| 2.1.2 tcp/ip体系结构 | 第14-16页 |
| 2.1.3 tcp/ip模型下的通信过程 | 第16-17页 |
| 2.2 各层协议格式 | 第17-20页 |
| 2.2.1 udp数据报格式 | 第17-18页 |
| 2.2.2 ip数据报格式 | 第18-19页 |
| 2.2.3 以太网帧格式 | 第19-20页 |
| 2.3 网络性能指标 | 第20-22页 |
| 2.4 测试帧格式 | 第22-24页 |
| 2.5 本章小结 | 第24-25页 |
| 第3章 测试系统硬件选型 | 第25-34页 |
| 3.1 fpga开发流程及开发环境 | 第25-27页 |
| 3.1.1 fpga开发流程 | 第25-26页 |
| 3.1.2 fpga开发环境 | 第26-27页 |
| 3.2 测试结构 | 第27-28页 |
| 3.3 整体设计方案 | 第28-29页 |
| 3.4 硬件选型 | 第29-30页 |
| 3.5 接口连接 | 第30-33页 |
| 3.5.1 usbuart接口 | 第30页 |
| 3.5.2 jtag接口 | 第30-31页 |
| 3.5.3 电源电路 | 第31页 |
| 3.5.4 gmii接口 | 第31-33页 |
| 3.5.5 物理层接口 | 第33页 |
| 3.6 本章小结 | 第33-34页 |
| 第4章 整体方案及各功能模块设计 | 第34-50页 |
| 4.1 整体设计方案 | 第34-35页 |
| 4.2 发送控制模块设计 | 第35-36页 |
| 4.3 包产生模块设计 | 第36-38页 |
| 4.4 发送模块设计 | 第38-41页 |
| 4.5 发送crc校验模块设计 | 第41-44页 |
| 4.6 接收模块设计 | 第44-47页 |
| 4.7 接收处理模块设计 | 第47-49页 |
| 4.8 本章小结 | 第49-50页 |
| 第5章 系统调试与验证 | 第50-60页 |
| 5.1 系统调试 | 第50-51页 |
| 5.2 系统验证 | 第51-56页 |
| 5.2.1 时延测试 | 第52-53页 |
| 5.2.2 丢包率测试 | 第53-54页 |
| 5.2.3 吞吐量测试 | 第54-55页 |
| 5.2.4 背靠背测试 | 第55-56页 |
| 5.3 测试结果及分析 | 第56-59页 |
| 5.3.1 时延结果分析 | 第56-57页 |
| 5.3.2 丢包率结果分析 | 第57页 |
| 5.3.3 吞吐量结果分析 | 第57-58页 |
| 5.3.4 背靠背结果分析 | 第58-59页 |
| 5.4 本章小结 | 第59-60页 |
| 结论 | 第60-62页 |
| 参考文献 | 第62-65页 |
| 致谢 | 第65页 |
