高速A/D转换器校准技术研究及电路设计
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| abstract | 第9-10页 |
| 第一章 绪论 | 第17-22页 |
| 1.1 研究背景与意义 | 第17-18页 |
| 1.2 国内外发展现状 | 第18-20页 |
| 1.3 论文主要工作和结构安排 | 第20-22页 |
| 第二章 高速ADC架构与误差分析 | 第22-37页 |
| 2.1 折叠插值量化原理 | 第22-24页 |
| 2.1.1 折叠原理 | 第22-23页 |
| 2.1.2 插值原理 | 第23-24页 |
| 2.2 高速ADC架构选择 | 第24-28页 |
| 2.2.1 流水折叠插值结构 | 第24-27页 |
| 2.2.2 时间交织结构 | 第27-28页 |
| 2.3 ADC误差分析 | 第28-36页 |
| 2.3.1 通道内误差因素 | 第28-32页 |
| 2.3.2 通道间误差因素 | 第32-36页 |
| 2.4 本章小结 | 第36-37页 |
| 第三章 高速ADC校准技术研究 | 第37-66页 |
| 3.1 基于电流舵DAC的前台校准 | 第37-54页 |
| 3.1.1 失调误差提取与补偿原理 | 第38-40页 |
| 3.1.2 前台校准方案实现 | 第40-48页 |
| 3.1.3 前台校准Verilog-A模型 | 第48-52页 |
| 3.1.4 仿真结果 | 第52-54页 |
| 3.2 基于电流舵DAC的后台校准 | 第54-65页 |
| 3.2.1 后台校准的基本原理 | 第54-58页 |
| 3.2.2 后台校准Simulink模型 | 第58-63页 |
| 3.2.3 仿真结果 | 第63-65页 |
| 3.3 本章小结 | 第65-66页 |
| 第四章 关键电路设计与实现 | 第66-83页 |
| 4.1 编码电路 | 第66-68页 |
| 4.1.1 三进制转二进制 | 第66-67页 |
| 4.1.2 误差递归校准 | 第67-68页 |
| 4.2 前台校准向量电路 | 第68-75页 |
| 4.2.1 电流源与开关驱动电路 | 第69-70页 |
| 4.2.2 译码电路 | 第70-71页 |
| 4.2.3 电流-电压转换器 | 第71-72页 |
| 4.2.4 电流源阵列的版图匹配设计 | 第72-74页 |
| 4.2.5 仿真结果 | 第74-75页 |
| 4.3 误差补偿电路 | 第75-82页 |
| 4.3.1 补偿精度与范围 | 第76-77页 |
| 4.3.2 分段电流舵DAC | 第77-80页 |
| 4.3.3 仿真结果 | 第80-82页 |
| 4.4 本章小结 | 第82-83页 |
| 第五章 总结与展望 | 第83-85页 |
| 5.1 总结 | 第83-84页 |
| 5.2 展望 | 第84-85页 |
| 参考文献 | 第85-89页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第89-90页 |
