| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第11-15页 |
| 1.1 课题研究背景 | 第11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 课题研究意义 | 第12页 |
| 1.4 本文的主要内容 | 第12-15页 |
| 第2章 调制信号发生器的相关理论介绍 | 第15-35页 |
| 2.1 直接数字频率合成技术 | 第15-18页 |
| 2.1.1 DDS的基本原理 | 第15-17页 |
| 2.1.2 DDS的基本结构 | 第17-18页 |
| 2.2 CORDIC算法 | 第18-27页 |
| 2.2.1 CORDIC算法的基本原理 | 第18-22页 |
| 2.2.2 CORDIC算法的性能分析 | 第22-25页 |
| 2.2.3 CORDIC算法的迭代结构及改进 | 第25-27页 |
| 2.3 方波信号 | 第27-28页 |
| 2.3.1 方波信号的有限次谐波合成及其方均误差 | 第27-28页 |
| 2.3.2 方波的傅里叶级数分解 | 第28页 |
| 2.4 三角波的傅里叶分解 | 第28-30页 |
| 2.5 占空比可调的方波与三角波信号 | 第30-31页 |
| 2.5.1 设计的方波信号 | 第30页 |
| 2.5.2 设计的三角波信号 | 第30-31页 |
| 2.6 幅度AM调制 | 第31页 |
| 2.7 伪随机信号发生器 | 第31-32页 |
| 2.8 2PSK调制的基本原理 | 第32-33页 |
| 2.9 本章小结 | 第33-35页 |
| 第3章 基于改进的CORDIC算法的DDS设计 | 第35-55页 |
| 3.1 DDS系统结构设计 | 第35-37页 |
| 3.2 相位累加器 | 第37-38页 |
| 3.3 Cordic模块 | 第38-41页 |
| 3.4 Cordic_core仿真模型 | 第41页 |
| 3.5 Simulink仿真时的各个参数计算 | 第41-42页 |
| 3.6 CORDIC产生正交正余弦波形的仿真 | 第42-43页 |
| 3.7 方波信号 | 第43-45页 |
| 3.8 锯齿波和占空比可调的三角波 | 第45-47页 |
| 3.9 幅度AM调制 | 第47-48页 |
| 3.10 伪随机信号发生器 | 第48-50页 |
| 3.11 2PSK调制 | 第50-51页 |
| 3.12 系统整体仿真 | 第51-52页 |
| 3.13 本章小结 | 第52-55页 |
| 第4章 基于改进算法与FPGA的DDS实现 | 第55-77页 |
| 4.1 FPGA技术及开发平台简介 | 第55-56页 |
| 4.2 设计主要指标 | 第56-57页 |
| 4.3 不同位数的DA转换器截取位数所带来的误差 | 第57-59页 |
| 4.4 功能仿真 | 第59-65页 |
| 4.4.1 PLL分频模块 | 第59-60页 |
| 4.4.2 Cordic原理图 | 第60-61页 |
| 4.4.3 相位累加器Phase Accumulator原理图 | 第61页 |
| 4.4.4 AM_core原理图 | 第61-62页 |
| 4.4.5 伪随机信号PN原理图 | 第62页 |
| 4.4.6 方波、三角波及锯齿波原理图 | 第62-63页 |
| 4.4.7 2PSK原理图 | 第63-65页 |
| 4.5 DDS_core总体原理图 | 第65-68页 |
| 4.6 测试结果及性能分析 | 第68-69页 |
| 4.6.1 DDS_core模块资源消耗对比 | 第68-69页 |
| 4.6.2 性能分析 | 第69页 |
| 4.7 系统硬件实现 | 第69-75页 |
| 4.7.1 逻辑分析仪查看FPGA内部实时运行的数据 | 第69-71页 |
| 4.7.2 DAC904以及信号增益放大电路 | 第71-72页 |
| 4.7.3 PCB图 | 第72-73页 |
| 4.7.4 示波器显示 | 第73-75页 |
| 4.8 本章小结 | 第75-77页 |
| 第5章 总结与展望 | 第77-79页 |
| 5.1 本文工作总结 | 第77页 |
| 5.2 进一步的工作与展望 | 第77-79页 |
| 参考文献 | 第79-83页 |
| 致谢 | 第83页 |