24GHz混合集成FMCW源研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 课题研究的背景与意义 | 第11-12页 |
| 1.2 国内外发展动态 | 第12-14页 |
| 1.3 本论文的工作内容及各章安排 | 第14-15页 |
| 第二章 FMCW频率源基本理论 | 第15-30页 |
| 2.1 FMCW信号的基本原理 | 第15-16页 |
| 2.2 FMCW测距系统参数选择 | 第16-18页 |
| 2.3 DDS的基本原理 | 第18-21页 |
| 2.3.1 DDS的工作原理 | 第18-19页 |
| 2.3.2 DDS输出信号杂散 | 第19-20页 |
| 2.3.3 DDS的优缺点 | 第20-21页 |
| 2.4 PLL的基本原理 | 第21-27页 |
| 2.4.1 PLL的组成与工作原理 | 第21-26页 |
| 2.4.2 PLL的工作过程 | 第26-27页 |
| 2.5 DDS+PLL频率源方案 | 第27-29页 |
| 2.5.1 DDS直接激励PLL | 第28页 |
| 2.5.2 DDS环外插入混频 | 第28-29页 |
| 2.5.3 DDS环内插入混频 | 第29页 |
| 2.6 本章小结 | 第29-30页 |
| 第三章 FMCW频率源研制 | 第30-48页 |
| 3.1 主要技术指标 | 第30-31页 |
| 3.2 芯片器件选择 | 第31-36页 |
| 3.2.1 DDS芯片 | 第31-33页 |
| 3.2.2 放大器芯片 | 第33-34页 |
| 3.2.3 PLL芯片 | 第34-35页 |
| 3.2.4 单片机芯片 | 第35页 |
| 3.2.5 倍频器芯片 | 第35-36页 |
| 3.3 可行性分析 | 第36-37页 |
| 3.4 控制软件设计 | 第37-41页 |
| 3.4.1 DDS控制过程 | 第37-39页 |
| 3.4.2 PLL控制过程 | 第39-41页 |
| 3.4.3 单片机控制过程 | 第41页 |
| 3.5 硬件电路 | 第41-47页 |
| 3.5.1 无源电路 | 第42-44页 |
| 3.5.2 有源电路 | 第44-46页 |
| 3.5.3 系统版图 | 第46-47页 |
| 3.6 本章小结 | 第47-48页 |
| 第四章 FMCW频率源调试与结果分析 | 第48-64页 |
| 4.1 晶振及其滤波电路调试 | 第48-49页 |
| 4.2 DDS电路调试 | 第49-53页 |
| 4.2.1 DDS杂散测试结果 | 第50-51页 |
| 4.2.2 DDS放大滤波测试结果 | 第51-52页 |
| 4.2.3 DDS相位噪声测试结果 | 第52-53页 |
| 4.3 PLL电路调试 | 第53-57页 |
| 4.3.1 PLL杂散测试结果 | 第54-55页 |
| 4.3.2 PLL相位噪声测试结果 | 第55-57页 |
| 4.3.3 PLL谐波杂散测试结果 | 第57页 |
| 4.4 二倍频器电路测试 | 第57-61页 |
| 4.4.1 二倍频输出杂散测试结果 | 第57-59页 |
| 4.4.2 二倍频输出相位噪声测试结果 | 第59-61页 |
| 4.5 频率源扫频测试与分析 | 第61-63页 |
| 4.6 本章小结 | 第63-64页 |
| 第五章 24GHz线性调频收发前端 | 第64-74页 |
| 5.1 收发前端方案设计 | 第64-65页 |
| 5.2 无源器件设计及芯片选型 | 第65-69页 |
| 5.2.1 下变频芯片选型 | 第65-66页 |
| 5.2.2 功分器设计 | 第66-67页 |
| 5.2.3 阵列天线设计 | 第67-69页 |
| 5.3 收发前端版图及腔体设计 | 第69-70页 |
| 5.4 测距实验 | 第70-73页 |
| 5.5 本章小结 | 第73-74页 |
| 第六章 结论 | 第74-76页 |
| 6.1 本文的工作总结 | 第74-75页 |
| 6.2 本文的不足与改进 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 附录 | 第80-83页 |
| 攻硕期间取得的研究成果 | 第83-84页 |
