| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第12-18页 |
| 1.1 高稳定度频率综合器 | 第12页 |
| 1.2 时间频率标准 | 第12-15页 |
| 1.3 基于GPS的高稳定度频率综合器的现实意义 | 第15页 |
| 1.4 基于GPS的高稳定度频率综合器国内外发展现状 | 第15-16页 |
| 1.5 论文的工作和内容安排 | 第16-18页 |
| 第二章 高稳定度频率综合技术介绍 | 第18-33页 |
| 2.1 GPS系统简介 | 第18-22页 |
| 2.1.1 GPS系统组成 | 第18-20页 |
| 2.1.2 GPS系统的定位以及校频原理 | 第20-21页 |
| 2.1.3 GPS系统误差分析 | 第21-22页 |
| 2.2 锁相环的基本原理 | 第22-27页 |
| 2.2.1 PLL的锁定和失锁 | 第25-26页 |
| 2.2.2 PLL的相位捕获 | 第26-27页 |
| 2.3 DPLL技术和其在驯服系统中的应用 | 第27-29页 |
| 2.3.1 DPLL技术 | 第27页 |
| 2.3.2 DDS原理 | 第27-29页 |
| 2.3.3 DDS的组成 | 第29页 |
| 2.4 以往基于GPS的高稳频综器系统介绍 | 第29-32页 |
| 2.5 本章小结 | 第32-33页 |
| 第三章 系统方案和相关模块的设计 | 第33-43页 |
| 3.1 系统设计指标 | 第33页 |
| 3.2 系统总体设计 | 第33-34页 |
| 3.3 设计系统与以往系统驯服模块的比较 | 第34-37页 |
| 3.4 系统方案关键技术的研究 | 第37-38页 |
| 3.5 系统模块的设计 | 第38-42页 |
| 3.5.1 电源设计 | 第38-39页 |
| 3.5.2 GPS接收机 | 第39-40页 |
| 3.5.3 CPLD芯片EPM3064A | 第40-41页 |
| 3.5.4 C8051F310单片机 | 第41-42页 |
| 3.6 本章小结 | 第42-43页 |
| 第四章 频率合成电路的实现和板图设计 | 第43-63页 |
| 4.1 AD9548芯片 | 第43-44页 |
| 4.2 系统时钟 | 第44-45页 |
| 4.3 参考输入监控器 | 第45-46页 |
| 4.4 DPLL内核 | 第46-53页 |
| 4.4.1 数字环路滤波器 | 第48-50页 |
| 4.4.2 时间到数字转换器和鉴频鉴相器 | 第50-52页 |
| 4.4.3 AD9548片上DDS | 第52-53页 |
| 4.5 时钟分配 | 第53-54页 |
| 4.6 AD9548的初始化和SPI通信 | 第54-57页 |
| 4.6.1 AD9548 SPI模式的选择 | 第54-55页 |
| 4.6.2 AD9548 SPI模式的数据格式 | 第55-56页 |
| 4.6.3 AD9548的配置 | 第56-57页 |
| 4.7 系统PCB设计 | 第57-62页 |
| 4.8 本章小结 | 第62-63页 |
| 第五章 系统测试 | 第63-72页 |
| 5.1 杂散和相位噪声的测试 | 第63-69页 |
| 5.1.1 第一版杂散和相位噪声测试 | 第63-66页 |
| 5.1.2 第二版杂散和相位噪声测试 | 第66-69页 |
| 5.2 频率准确度和频率稳定度的测试 | 第69-72页 |
| 5.2.1 系统准确度的测试 | 第69-71页 |
| 5.2.2 系统稳定度的测试 | 第71-72页 |
| 第六章 总结和展望 | 第72-73页 |
| 6.1 论文的总结 | 第72页 |
| 6.2 对后续研究的展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |