高清电视芯片中内存控制器的设计
| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 引言 | 第6-7页 |
| 第一章 绪论 | 第7-15页 |
| 第一节 内部存储器在电子产品中的重要地位 | 第7-8页 |
| 第二节 内部存储器的发展概况 | 第8-11页 |
| 第三节 内部存储器控制的实现 | 第11-13页 |
| 第四节 本文的主要研究内容及研究重点 | 第13-14页 |
| 第五节 论文结构 | 第14页 |
| 第六节 本章小结 | 第14-15页 |
| 第二章 DDR SDRAM控制器基础 | 第15-24页 |
| 第一节 DDR SDRAM器件概述 | 第15-22页 |
| 第二节 DDR SDRAM控制器接口 | 第22-23页 |
| 第三节 本章小结 | 第23-24页 |
| 第三章 DDR SDRAM控制器逻辑设计 | 第24-43页 |
| 第一节 仲裁器 | 第25-28页 |
| 第二节 控制器 | 第28页 |
| 第三节 上电模块 | 第28-30页 |
| 第四节 地址输出模块 | 第30-31页 |
| 第五节 数据引脚模块 | 第31-32页 |
| 第六节 数据命令缓冲区控制 | 第32-33页 |
| 第七节 顶层缓冲设计 | 第33-36页 |
| 第八节 刷新同步 | 第36-37页 |
| 第九节 输入路径(INPUT_PATH) | 第37-38页 |
| 第十节 输出路径(OUTPUT_PATH) | 第38-40页 |
| 第十一节 预检测模块 | 第40页 |
| 第十二节 数字锁相环和延时模块 | 第40页 |
| 第十三节 片外驱动校准功能 | 第40页 |
| 第十四节 数据线校准功能 | 第40-41页 |
| 第十五节 动态终端电阻调整功能 | 第41页 |
| 第十六节 其他功能 | 第41-42页 |
| 第十七节 本章小结 | 第42-43页 |
| 第四章 高清电视芯片中内存控制器的实现和验证 | 第43-80页 |
| 第一节 高清电视芯片中内存控制器的实现 | 第43-47页 |
| 第二节 内存控制器与外部接口界面 | 第47-56页 |
| 第三节 自动测试设备(ATE)验证 | 第56-59页 |
| 第四节 优先级和带宽的设计和测试验证 | 第59-69页 |
| 第五节 高清电视芯片中内存控制器模拟验证 | 第69-76页 |
| 第六节 遇到的问题及改进 | 第76-79页 |
| 第七节 本章小结 | 第79-80页 |
| 第五章 总结与展望 | 第80-83页 |
| 第一节 工作总结 | 第80-81页 |
| 第二节 不足及展望 | 第81-83页 |
| 参考文献 | 第83-85页 |
| 致谢 | 第85-86页 |
