| 摘要 | 第1-7页 |
| Abstract | 第7-11页 |
| 第1章 绪论 | 第11-15页 |
| ·数字电视及级联编码发展概况 | 第11-14页 |
| ·数字电视及其国内外的发展现状 | 第11-13页 |
| ·级联编码发展现状 | 第13-14页 |
| ·本文研究的主要内容 | 第14-15页 |
| 第2章 DMB-TH系统的技术特点 | 第15-20页 |
| ·系统结构 | 第15-16页 |
| ·TDS-OFDM技术 | 第16-17页 |
| ·融合的前向级联纠错编码 | 第17页 |
| ·快速同步的信道帧结构 | 第17页 |
| ·完全兼容DMB-H | 第17-18页 |
| ·DMB-TH方案系统参数 | 第18-20页 |
| 第3章 级联编码原理 | 第20-29页 |
| ·相关概念 | 第20-21页 |
| ·信道编码的基本概念 | 第20页 |
| ·有限域的基本概念 | 第20-21页 |
| ·BCH编码理论 | 第21-23页 |
| ·LDPC编码理论 | 第23-29页 |
| ·LDPC码的发展现状及应用 | 第23-24页 |
| ·LDPC码的优劣势 | 第24页 |
| ·LDPC码的定义及Tanner图表示 | 第24-25页 |
| ·LDPC码的构造 | 第25-29页 |
| 第4章 DMB-TH中级联编码的设计 | 第29-39页 |
| ·DMB-TH中信道编码原理 | 第29-30页 |
| ·系统整体设计 | 第30页 |
| ·扰码器的设计 | 第30-31页 |
| ·BCH编码模块的设计 | 第31-34页 |
| ·传统编码方法—串行BCH编码 | 第31-32页 |
| ·改进的编码方法—并行BCH编码 | 第32-34页 |
| ·接口电路的设计 | 第34-35页 |
| ·LDPC编码模块的设计 | 第35-39页 |
| ·LDPC编码器的设计原理 | 第35-36页 |
| ·LDPC编码器的设计思想 | 第36-39页 |
| 第5章 级联编码的仿真及FPGA实现 | 第39-57页 |
| ·实现平台介绍 | 第39-41页 |
| ·现场可编程门阵列FPGA | 第39-40页 |
| ·QUARTUSⅡ软件及Verilog HDL语言 | 第40-41页 |
| ·扰码器的仿真及实现 | 第41-43页 |
| ·BCH编码模块的仿真及实现 | 第43-48页 |
| ·串行BCH编码仿真及实现 | 第43-45页 |
| ·并行BCH编码的仿真及实现 | 第45-48页 |
| ·接口电路的仿真及实现 | 第48-49页 |
| ·LDPC编码模块的仿真及实现 | 第49-55页 |
| ·级联编码的仿真及实现 | 第55-57页 |
| 结论 | 第57-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 附录 | 第62-70页 |
| 攻读硕士学位期间发表的论文及科研成果 | 第70页 |