应用于TD-LTE-Advanced终端的模数转换器的研究与设计
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 目录 | 第5-7页 |
| 第一章 引言 | 第7-14页 |
| 1.1 研究背景 | 第7-11页 |
| 1.2 系统要求与价值 | 第11页 |
| 1.3 论文的研究目标与组织结构 | 第11-14页 |
| 1.3.1 研究目标 | 第11页 |
| 1.3.2 主要工作 | 第11-12页 |
| 1.3.3 创新点 | 第12-13页 |
| 1.3.4 论文组织结构 | 第13-14页 |
| 第二章 逐次逼近型模数转换器概述 | 第14-20页 |
| 2.1 模数转换器参数定义 | 第14-17页 |
| 2.1.1 基本参数 | 第14-15页 |
| 2.1.2 静态参数 | 第15-16页 |
| 2.1.3 动态参数 | 第16页 |
| 2.1.4 综合参数 | 第16-17页 |
| 2.2 逐次逼近型模数转换器的原理和结构 | 第17-19页 |
| 2.2.1 基本原理 | 第17-18页 |
| 2.2.2 基本结构 | 第18-19页 |
| 2.3 逐次逼近型模数转换器的优势与局限 | 第19页 |
| 2.4 本章小结 | 第19-20页 |
| 第三章 系统建模与理论分析 | 第20-32页 |
| 3.1 系统行为建模 | 第20-22页 |
| 3.2 设计分析与非理相因素 | 第22-30页 |
| 3.2.1 电容阵列的失配 | 第22-26页 |
| 3.2.2 桥接电容低位寄生 | 第26-28页 |
| 3.2.3 比较器失调电压 | 第28页 |
| 3.2.4 采样保持电路分析 | 第28-30页 |
| 3.2.5 电路噪声分析 | 第30页 |
| 3.3 系统整体的架构 | 第30-31页 |
| 3.4 本章小结 | 第31-32页 |
| 第四章 电路分析设计与仿真 | 第32-72页 |
| 4.1 采样开关的设计 | 第32-37页 |
| 4.1.1 电路介绍及原理分析 | 第34-36页 |
| 4.1.2 仿真结果 | 第36-37页 |
| 4.2 电容阵列DAC | 第37-50页 |
| 4.2.1 基于Vcm的顶极板采样技术 | 第38-45页 |
| 4.2.2 电容翻转功耗分析 | 第45-46页 |
| 4.2.3 4-bit Sub DAC | 第46-50页 |
| 4.3 比较器 | 第50-62页 |
| 4.3.1 比较器失调分析 | 第51-56页 |
| 4.3.2 比较器失调校正 | 第56-62页 |
| 4.4 数字控制逻辑 | 第62-68页 |
| 4.4.1 基于异步复位和时分复用的控制逻辑 | 第62-63页 |
| 4.4.2 高频时钟的片内产生 | 第63-66页 |
| 4.4.3 高速触发器的设计 | 第66-68页 |
| 4.4.4 延时链 | 第68页 |
| 4.5 电容阵列驱动开关 | 第68-69页 |
| 4.6 系统整体仿真 | 第69-71页 |
| 4.6.1 系统的顶层模块和激励 | 第69-70页 |
| 4.6.2 系统仿真结果 | 第70-71页 |
| 4.7 本章小结 | 第71-72页 |
| 第五章 版图设计与版图后仿真 | 第72-77页 |
| 5.1 电容阵列的版图设计 | 第72-73页 |
| 5.2 比较器版图 | 第73-74页 |
| 5.3 数字控制逻辑的版图设计 | 第74-75页 |
| 5.5 总体布局 | 第75-76页 |
| 5.6 后仿结果 | 第76页 |
| 5.7 本章小结 | 第76-77页 |
| 第六章 总结与展望 | 第77-79页 |
| 6.1 总结 | 第77-78页 |
| 6.2 展望 | 第78-79页 |
| 致谢 | 第79-81页 |
| 个人发表论文目录 | 第81-82页 |
| 参考文献 | 第82-85页 |
