| 摘要 | 第10-11页 |
| ABSTRACT | 第11页 |
| 第一章 绪论 | 第12-22页 |
| 1.1 课题研究背景 | 第12-15页 |
| 1.1.1 大数据时代已经到来 | 第12-13页 |
| 1.1.2 图搜索问题是大数据的典型应用之一 | 第13-14页 |
| 1.1.3 传统处理器面临挑战 | 第14-15页 |
| 1.2 相关研究工作 | 第15-19页 |
| 1.2.1 微处理器数据通路相关研究 | 第15-18页 |
| 1.2.2 DDR3访存特性相关研究 | 第18-19页 |
| 1.3 课题的研究内容与创新 | 第19-20页 |
| 1.4 论文结构 | 第20-22页 |
| 第二章 面向图搜索的流处理器体系结构数据通路设计 | 第22-36页 |
| 2.1 面向多节点计算的BFS混合并行算法 | 第22-28页 |
| 2.1.1 BFS混合并行算法概述 | 第22-24页 |
| 2.1.2 BFS算法访问量分析 | 第24-27页 |
| 2.1.3 1D及 2D算法比较及确定 | 第27-28页 |
| 2.2 面向大数据的流体系结构 | 第28-31页 |
| 2.2.1 处理器核 | 第29-30页 |
| 2.2.2 指令集 | 第30-31页 |
| 2.3 面向流体系结构的数据通路 | 第31-35页 |
| 2.3.1 数据通路的结构 | 第31-34页 |
| 2.3.2 数据通路的分析 | 第34-35页 |
| 2.3.3 实现平台 | 第35页 |
| 2.4 小结 | 第35-36页 |
| 第三章 并行BFS算法访存模式分析及存控访存模式优化 | 第36-48页 |
| 3.1 混合BFS并行算法的数据放置及访存模式分析 | 第36-39页 |
| 3.1.1 数据逻辑摆放方式 | 第36-38页 |
| 3.1.2 层同步混合BFS并行算法访存行为 | 第38-39页 |
| 3.2 访存模式对存控带宽的影响测试 | 第39-42页 |
| 3.2.1 BRC/RBC访存模式 | 第39-40页 |
| 3.2.2 不同访存模式的访存带宽测试 | 第40-42页 |
| 3.3 存控的优化与定制 | 第42-47页 |
| 3.3.1 MIG的结构和工作机制 | 第42-44页 |
| 3.3.2 存控优化与访存策略定制 | 第44-46页 |
| 3.3.3 测试验证 | 第46-47页 |
| 3.4 小结 | 第47-48页 |
| 第四章 高带宽数据通路总控接口设计与优化 | 第48-59页 |
| 4.1 问题描述 | 第48-50页 |
| 4.1.1 功能需求 | 第48-49页 |
| 4.1.2 性能需求 | 第49-50页 |
| 4.2 数据通路总控接口设计与实现 | 第50-54页 |
| 4.2.1 功能设计 | 第50-52页 |
| 4.2.2 具体实现 | 第52-54页 |
| 4.3 数据通路总控接口带宽及开销分析 | 第54-58页 |
| 4.3.1 读写并行化分析 | 第54-55页 |
| 4.3.2 资源开销分析 | 第55-56页 |
| 4.3.3 状态机并行化分析 | 第56-57页 |
| 4.3.4 算法及结构影响分析 | 第57-58页 |
| 4.4 小结 | 第58-59页 |
| 第五章 低延迟交叉开关的设计与优化 | 第59-80页 |
| 5.1 AXI Connector IP的分析与测试 | 第59-64页 |
| 5.1.1 AXI Connector IP核简介 | 第59-60页 |
| 5.1.2 AXI Connector IP核性能测试及评测 | 第60-64页 |
| 5.2 低延迟交叉开关设计 | 第64-76页 |
| 5.2.1 功能需求及设计原则 | 第65-68页 |
| 5.2.2 路由与仲裁机制的设计与实现 | 第68-70页 |
| 5.2.3 存控接口的设计与实现 | 第70-72页 |
| 5.2.4 远程访存接口的设计与实现 | 第72-76页 |
| 5.3 性能测试 | 第76-79页 |
| 5.3.1 单节点BFS算法测试与评测 | 第76-78页 |
| 5.3.2 双节点BFS算法测试与评测 | 第78-79页 |
| 5.4 小结 | 第79-80页 |
| 第六章 结束语 | 第80-83页 |
| 6.1 工作总结 | 第80-81页 |
| 6.2 研究展望 | 第81-83页 |
| 致谢 | 第83-85页 |
| 参考文献 | 第85-88页 |
| 作者在学期间取得的学术成果 | 第88页 |
