| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略词表 | 第13-14页 |
| 第一章 绪论 | 第14-21页 |
| 1.1 课题的研究背景及意义 | 第14-17页 |
| 1.2 国内外的研究现状 | 第17-19页 |
| 1.2.1Massive MIMO研究现状 | 第17-18页 |
| 1.2.2 预编码技术研究现状 | 第18-19页 |
| 1.2.3 矩阵求逆研究现状 | 第19页 |
| 1.3 论文的主要工作及内容安排 | 第19-21页 |
| 第二章 Massive MIMO系统中的预编码 | 第21-34页 |
| 2.1 Massive MIMO概述 | 第21-24页 |
| 2.2 系统可达速率说明 | 第24-27页 |
| 2.2.1 传播过程 | 第24-25页 |
| 2.2.2 上行链路 | 第25-26页 |
| 2.2.3 下行链路 | 第26-27页 |
| 2.3 Massive MIMO系统中的预编码 | 第27-29页 |
| 2.4 线性预编码及仿真分析 | 第29-33页 |
| 2.4.1 迫零预编码算法 | 第29-30页 |
| 2.4.2 最小均方误差预编码算法 | 第30-31页 |
| 2.4.3 仿真分析 | 第31-33页 |
| 2.5 本章小结 | 第33-34页 |
| 第三章 矩阵求逆算法的研究 | 第34-45页 |
| 3.1 矩阵的QR分解算法 | 第34-37页 |
| 3.1.1 基于Householder变换的QR算法 | 第34-36页 |
| 3.1.2 基于吉文斯旋转的QR算法 | 第36-37页 |
| 3.2 矩阵的LU分解算法 | 第37页 |
| 3.3 矩阵的cholesky分解算法 | 第37-39页 |
| 3.4 基于Neumann Series近似求逆算法 | 第39-40页 |
| 3.5 设计需求及算法分析 | 第40-42页 |
| 3.6 算法性能仿真分析 | 第42-44页 |
| 3.6.1 传输矩阵建模 | 第42-43页 |
| 3.6.2 系统性能仿真 | 第43-44页 |
| 3.7 本章小结 | 第44-45页 |
| 第四章 低复杂度矩阵求逆的FPGA实现 | 第45-72页 |
| 4.1 设计需求分析 | 第45页 |
| 4.2 硬件平台及部分IP介绍 | 第45-46页 |
| 4.2.1 乘法器 | 第46页 |
| 4.3 定点设计 | 第46-49页 |
| 4.4 硬件结构及接口设计 | 第49-65页 |
| 4.4.1 8×8 矩阵求逆硬件结构 | 第49-63页 |
| 4.4.2 16×16矩阵求逆硬件结构 | 第63-65页 |
| 4.5 设计的仿真与测试 | 第65-71页 |
| 4.5.1 仿真方案 | 第65页 |
| 4.5.2 板级测试方案 | 第65-66页 |
| 4.5.3 仿真及测试结果分析 | 第66-71页 |
| 4.6 性能对比 | 第71页 |
| 4.7 小结 | 第71-72页 |
| 第五章 总结与展望 | 第72-74页 |
| 5.1 工作总结 | 第72-73页 |
| 5.2 展望 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-79页 |