HEVC帧内预测粗选模块的高级综合设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 引言 | 第16页 |
| 1.2 课题研究背景 | 第16-18页 |
| 1.2.1 视频编码的基本概念 | 第16-17页 |
| 1.2.2 视频编码的发展简介 | 第17-18页 |
| 1.2.3 HLS简介 | 第18页 |
| 1.3 国内外研究现状 | 第18-19页 |
| 1.4 本文研究内容及章节安排 | 第19-22页 |
| 第二章 HEVC标准与帧内预测算法介绍 | 第22-38页 |
| 2.1 引言 | 第22页 |
| 2.2 HEVC标准 | 第22-26页 |
| 2.2.1 HEVC编码标准框架 | 第22-23页 |
| 2.2.2 HEVC关键技术 | 第23-26页 |
| 2.3 HEVC帧内预测算法原理简介 | 第26-36页 |
| 2.3.1 参考点预处理 | 第27-29页 |
| 2.3.2 粗选模块分析 | 第29-35页 |
| 2.3.3 RDO | 第35-36页 |
| 2.4 本章小结 | 第36-38页 |
| 第三章 帧内预测粗选模块硬件设计 | 第38-64页 |
| 3.1 高级综合 | 第38-41页 |
| 3.1.1 高级综合简介 | 第38-40页 |
| 3.1.2 Vivado-HLS开发流程 | 第40-41页 |
| 3.1.3 Vivado-HLS工具特点 | 第41页 |
| 3.2 预测过程的硬件设计 | 第41-55页 |
| 3.2.1 帧内预测过程分析 | 第42-44页 |
| 3.2.2 参考点选择模块设计 | 第44-51页 |
| 3.2.3 PE单元硬件设计 | 第51-55页 |
| 3.3 SATD模块流水结构设计 | 第55-59页 |
| 3.3.1 SATD算法分析 | 第55-57页 |
| 3.3.2 流水结构的实现 | 第57-59页 |
| 3.4 计算单元并行实现与性能分析 | 第59-61页 |
| 3.4.1 计算单元并行实现 | 第59-61页 |
| 3.4.2 计算单元性能分析 | 第61页 |
| 3.5 本章小结 | 第61-64页 |
| 第四章 基于高级综合的仿真测试 | 第64-70页 |
| 4.1 仿真流程及环境构建 | 第64页 |
| 4.2 帧内预测模块的仿真测试分析 | 第64-66页 |
| 4.2.1 参考点选择模块仿真分析 | 第64-65页 |
| 4.2.2 PE模块仿真分析 | 第65-66页 |
| 4.3 SATD及计算单元仿真分析 | 第66-69页 |
| 4.3.1 SATD仿真分析 | 第66-67页 |
| 4.3.2 计算单元仿真分析 | 第67-69页 |
| 4.4 本章小结 | 第69-70页 |
| 第五章 结束语 | 第70-72页 |
| 5.1 研究工作总结 | 第70页 |
| 5.2 下一步研究方向 | 第70-72页 |
| 参考文献 | 第72-76页 |
| 致谢 | 第76-78页 |
| 作者简介 | 第78-79页 |
