| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 无线视频传感器网络的发展现状 | 第10-12页 |
| 1.3 研究内容与设计目标 | 第12-13页 |
| 1.4 论文结构 | 第13-15页 |
| 第二章 图像压缩编码分析 | 第15-29页 |
| 2.1 图像压缩方法 | 第15-16页 |
| 2.2 图像压缩标准简介 | 第16-17页 |
| 2.3 适用于WMSN的图像压缩技术 | 第17-18页 |
| 2.4 JPEG压缩编码原理 | 第18-27页 |
| 2.4.1 分块及预处理 | 第19-20页 |
| 2.4.2 离散余弦变换 | 第20-21页 |
| 2.4.3 量化 | 第21-22页 |
| 2.4.4 熵编码 | 第22-25页 |
| 2.4.5 JPEG文件格式 | 第25-26页 |
| 2.4.6 JPEG编码在WMSN中的应用及存在问题 | 第26-27页 |
| 2.5 本章小结 | 第27-29页 |
| 第三章 低压缩码率下的JPEG编码分析 | 第29-43页 |
| 3.1 图像压缩效果评估 | 第29-30页 |
| 3.2 低压缩码率下JPEG编码算法分析 | 第30-34页 |
| 3.2.1 使用DCT算法引起的方块效应 | 第30-31页 |
| 3.2.2 基于全相位双正交变换的算法结构 | 第31-34页 |
| 3.3 低压缩码率下JPEG编码算法验证 | 第34-42页 |
| 3.3.1 基于DCT算法JPEG编码的MATLAB实现 | 第34-37页 |
| 3.3.2 基于全相位双正交变换JPEG编码的MATLAB实现 | 第37-39页 |
| 3.3.3 仿真结果对比与分析 | 第39-42页 |
| 3.4 本章小结 | 第42-43页 |
| 第四章 JPEG编码器的硬件电路设计 | 第43-63页 |
| 4.1 编码器架构设计及模块划分 | 第43-44页 |
| 4.2 域变换模块的设计 | 第44-50页 |
| 4.2.1 余弦系数处理模块 | 第45-46页 |
| 4.2.2 行系数处理模块 | 第46-47页 |
| 4.2.3 累加模块 | 第47-48页 |
| 4.2.4 地址产生模块 | 第48-50页 |
| 4.3 Z字型扫描模块的设计 | 第50-51页 |
| 4.4 量化模块的设计 | 第51-52页 |
| 4.5 熵编码模块的设计 | 第52-59页 |
| 4.5.1 编码预处理模块 | 第53-54页 |
| 4.5.2 哈夫曼编码模块 | 第54-57页 |
| 4.5.3 数据整合模块 | 第57-59页 |
| 4.5.4 数据扩展模块 | 第59页 |
| 4.6 头文件生成模块的设计 | 第59-60页 |
| 4.7 控制模块的设计 | 第60-62页 |
| 4.8 本章小结 | 第62-63页 |
| 第五章 编码器电路的验证 | 第63-81页 |
| 5.1 编码器的功能验证 | 第63-75页 |
| 5.1.1 域变换模块仿真 | 第64-66页 |
| 5.1.2 Z字型扫描及量化模块仿真 | 第66-67页 |
| 5.1.3 熵编码模块仿真 | 第67-69页 |
| 5.1.4 头文件生成模块仿真 | 第69-70页 |
| 5.1.5 功能验证输出图像与MATLAB仿真的对比分析 | 第70-71页 |
| 5.1.6 编码器的系统级验证 | 第71-75页 |
| 5.2 编码器的FPGA验证 | 第75-79页 |
| 5.3 结果分析 | 第79-80页 |
| 5.4 本章小结 | 第80-81页 |
| 第六章 总结与展望 | 第81-83页 |
| 6.1 总结 | 第81页 |
| 6.2 展望 | 第81-83页 |
| 参考文献 | 第83-87页 |
| 致谢 | 第87-89页 |
| 攻读硕士期间发表的论文 | 第89页 |
