| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-16页 |
| 1.1 选题背景和意义 | 第7-8页 |
| 1.2 国内外测速技术研究现状与发展方向 | 第8-14页 |
| 1.2.1 现有靶场测速技术介绍 | 第8-9页 |
| 1.2.2 国内外基于电磁感应原理的炮口测速技术研究现状 | 第9-13页 |
| 1.2.3 多管火炮武器系统测速国内外研究现状 | 第13-14页 |
| 1.3 本文主要工作 | 第14-15页 |
| 1.4 本章小结 | 第15-16页 |
| 2 基于FPGA的高速多通道并行测速系统总体设计方案 | 第16-22页 |
| 2.1 测速方法的选定 | 第16-17页 |
| 2.2 线圈靶测速原理 | 第17-18页 |
| 2.2.1 线圈靶工作原理 | 第17页 |
| 2.2.2 线圈靶的种类和结构 | 第17-18页 |
| 2.3 高速多通道并行测速系统总体方案设计 | 第18-21页 |
| 2.3.1 系统功能需求分析 | 第18-19页 |
| 2.3.2 系统总体方案设计 | 第19-21页 |
| 2.4 本章小结 | 第21-22页 |
| 3 线圈传感器阵列单元设计 | 第22-33页 |
| 3.1 传感器本体设计 | 第24页 |
| 3.2 励磁和感应线圈结构设计 | 第24-32页 |
| 3.2.1 线圈材料选择 | 第24-26页 |
| 3.2.2 线圈结构设计 | 第26-32页 |
| 3.3 本章小结 | 第32-33页 |
| 4 基于FPGA的高速多通道并行测速系统硬件设计 | 第33-52页 |
| 4.1 信号调理模块设计 | 第33-35页 |
| 4.2 触发信号生成模块设计 | 第35-38页 |
| 4.3 高速AD转换模块设计 | 第38-41页 |
| 4.3.1 ADC简介 | 第38-39页 |
| 4.3.2 高速AD转换模块搭建 | 第39-41页 |
| 4.4 基于FPGA的主控模块设计 | 第41-50页 |
| 4.4.1 FPGA芯片简介 | 第41-42页 |
| 4.4.2 FPGA芯片选型 | 第42-43页 |
| 4.4.3 FPGA最小系统设计 | 第43-50页 |
| 4.5 串口传输模块设计 | 第50-51页 |
| 4.6 本章小结 | 第51-52页 |
| 5 基于FPGA的高速多通道并行测速系统软件设计 | 第52-75页 |
| 5.1 FPGA开发流程 | 第52-54页 |
| 5.2 多通道并行测量程序总体设计 | 第54-55页 |
| 5.3 高速AD控制模块设计 | 第55-58页 |
| 5.4 FIFO缓存模块设计 | 第58-61页 |
| 5.5 多通道并行计时模块设计 | 第61-64页 |
| 5.6 串口输出模块设计 | 第64-67页 |
| 5.7 多通道数据协同输出模块设计 | 第67-69页 |
| 5.8 基于LabVIEW的上位机软件编程 | 第69-74页 |
| 5.8.1 LabVIEW软件简介 | 第69-70页 |
| 5.8.2 基于LabVIEW的系统上位机软件设计 | 第70-74页 |
| 5.9 本章小结 | 第74-75页 |
| 6 试验与结果分析 | 第75-86页 |
| 6.1 不同试验变量对感应信号的影响 | 第75-79页 |
| 6.1.1 试验背景及数据 | 第75-77页 |
| 6.1.2 试验结果及分析 | 第77-79页 |
| 6.2 测速系统功能验证试验 | 第79-83页 |
| 6.2.1 试验目的及准备工作 | 第79-81页 |
| 6.2.2 试验结果分析 | 第81-83页 |
| 6.3 系统实际测量试验 | 第83-85页 |
| 6.3.1 试验背景及数据 | 第83-84页 |
| 6.3.2 试验结果分析 | 第84-85页 |
| 6.4 本章小结 | 第85-86页 |
| 7 总结与展望 | 第86-88页 |
| 致谢 | 第88-89页 |
| 参考文献 | 第89-93页 |
| 附录A | 第93-94页 |
| 附录B | 第94页 |
