宽电压SRAM存储单元及存储阵列研究与实现
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-19页 |
| 1.1 宽电压SRAM研究背景 | 第9-11页 |
| 1.1.1 宽电压应用需求 | 第9-10页 |
| 1.1.2 嵌入式SRAM的重要性 | 第10-11页 |
| 1.2 存储单元及存储阵列设计挑战 | 第11-15页 |
| 1.2.1 工艺参数变化增大 | 第12页 |
| 1.2.2 单元尺寸优化空间减小 | 第12-13页 |
| 1.2.3 阵列读路径延时变化增大 | 第13-14页 |
| 1.2.4 位线泄漏电流影响增大 | 第14-15页 |
| 1.2.5 软错误率增加 | 第15页 |
| 1.3 国内外研究现状 | 第15-17页 |
| 1.3.1 国外研究现状 | 第16页 |
| 1.3.2 国内研究现状 | 第16-17页 |
| 1.4 论文主要工作和组织结构 | 第17-19页 |
| 1.4.1 主要研究工作 | 第17页 |
| 1.4.2 论文组织结构 | 第17-19页 |
| 第二章 SRAM存储单元及阵列设计综述 | 第19-33页 |
| 2.1 存储单元设计综述 | 第19-24页 |
| 2.2 存储单元读写辅助技术设计综述 | 第24-32页 |
| 2.2.1 单元优化技术 | 第24-29页 |
| 2.2.2 阵列优化技术 | 第29-32页 |
| 2.3 本章小结 | 第32-33页 |
| 第三章 存储单元及阵列设计方法研究 | 第33-69页 |
| 3.1 主要设计指标和总体设计思路 | 第33-37页 |
| 3.1.1 存储单元及阵列主要设计指标 | 第33-36页 |
| 3.1.2 总体设计思路 | 第36-37页 |
| 3.2 晶体管混合电流模型 | 第37-40页 |
| 3.3 存储单元良率建模 | 第40-56页 |
| 3.3.1 SRAM单元失效机制 | 第40-41页 |
| 3.3.2 SRAM存储单元失效率建模 | 第41-56页 |
| 3.4 存储阵列层次化建模 | 第56-68页 |
| 3.4.1 存储阵列延时模型 | 第57-66页 |
| 3.4.2 存储阵列功耗模型 | 第66-67页 |
| 3.4.3 存储阵列面积模型 | 第67-68页 |
| 3.5 本章小结 | 第68-69页 |
| 第四章 存储单元及阵列电路设计与实现 | 第69-85页 |
| 4.1 单元优化电路 | 第69-74页 |
| 4.1.1 最优单元电压和字线电压 | 第70-72页 |
| 4.1.2 动态单元电压电路设计 | 第72-74页 |
| 4.1.3 抬升字线电压电路设计 | 第74页 |
| 4.2 阵列优化电路 | 第74-81页 |
| 4.2.1 位线分级电路设计 | 第74-78页 |
| 4.2.2 字线分割电路设计 | 第78-81页 |
| 4.2.3 阵列冗余电路设计 | 第81页 |
| 4.3 存储阵列整体结构及仿真结果 | 第81-84页 |
| 4.3.1 阵列整体结构 | 第81-83页 |
| 4.3.2 阵列仿真结果 | 第83-84页 |
| 4.4 本章小结 | 第84-85页 |
| 第五章 SRAM芯片测试及结果分析 | 第85-91页 |
| 5.1 SRAM测试方案 | 第85-86页 |
| 5.2 测试结果分析 | 第86-90页 |
| 5.3 本章小结 | 第90-91页 |
| 第六章 总结与展望 | 第91-93页 |
| 6.1 总结 | 第91页 |
| 6.2 展望 | 第91-93页 |
| 致谢 | 第93-95页 |
| 参考文献 | 第95-99页 |
