基于CPCI总线的宽带线性调频信号源研制
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 本文的研究背景与意义 | 第10-11页 |
| 1.2 频率合成技术国内外研究情况 | 第11-14页 |
| 1.2.1 国外研究情况 | 第11-13页 |
| 1.2.2 国内研究情况 | 第13-14页 |
| 1.3 本文的主要工作与结构安排 | 第14-15页 |
| 第二章 频率合成技术理论 | 第15-28页 |
| 2.1 线性调频信号基本理论 | 第15-16页 |
| 2.2 直接数字频率合成（DDS）技术的基本理论 | 第16-19页 |
| 2.2.1 DDS的组成及工作原理 | 第17-18页 |
| 2.2.2 DDS的理想输出频谱 | 第18-19页 |
| 2.2.3 DDS杂散性能分析 | 第19页 |
| 2.3 锁相环频率合成（PLL）技术的基本理论 | 第19-24页 |
| 2.3.1 锁相环的基本结构及工作原理 | 第19-23页 |
| 2.3.2 锁相环的相位模型和基本方程 | 第23-24页 |
| 2.4 DDS+PLL混合频率合成技术 | 第24-27页 |
| 2.4.1 DDS+PLL环外混频频率合成 | 第25页 |
| 2.4.2 DDS激励PLL频率合成 | 第25-26页 |
| 2.4.3 DDS内插PLL频率合成 | 第26-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第三章 系统电路设计与实现 | 第28-58页 |
| 3.1 系统设计方案选择 | 第28-31页 |
| 3.1.1 技术指标 | 第28页 |
| 3.1.2 方案选择 | 第28-31页 |
| 3.2 关键器件的选择与介绍 | 第31-38页 |
| 3.2.1 DDS芯片AD9914 | 第31-32页 |
| 3.2.2 PLL芯片ADF4351 | 第32-33页 |
| 3.2.3 其它射频芯片 | 第33-36页 |
| 3.2.4 电源芯片 | 第36-38页 |
| 3.3 硬件电路设计与实现 | 第38-57页 |
| 3.3.1 DDS硬件电路的设计 | 第38-40页 |
| 3.3.2 PLL硬件电路的设计 | 第40-43页 |
| 3.3.3 其它射频电路设计 | 第43-49页 |
| 3.3.4 电源模块设计 | 第49-53页 |
| 3.3.5 PCB设计注意事项 | 第53-54页 |
| 3.3.6 基于CPCI总线的空间规划 | 第54-57页 |
| 3.4 本章小结 | 第57-58页 |
| 第四章 测试与分析 | 第58-67页 |
| 4.1 实物展示 | 第58-59页 |
| 4.2 测试结果及分析 | 第59-65页 |
| 4.2.1 电源模块测试 | 第60-61页 |
| 4.2.2 DDS和PLL信号产生模块测试 | 第61-62页 |
| 4.2.3 混频模块测试 | 第62-63页 |
| 4.2.4 频率变换模块和功率调节模块测试 | 第63-64页 |
| 4.2.5 系统输出及分析 | 第64-65页 |
| 4.3 本章小结 | 第65-67页 |
| 第五章 总结与展望 | 第67-68页 |
| 5.1 工作总结 | 第67页 |
| 5.2 工作展望 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-72页 |
| 攻读硕士学位期间取得的成果 | 第72-73页 |
