| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-18页 |
| ·课题的研究背景 | 第14-15页 |
| ·应用和研究发展状况 | 第15-16页 |
| ·课题研究的内容与意义 | 第16-17页 |
| ·论文结构 | 第17-18页 |
| 第二章X型微处理器简介 | 第18-26页 |
| ·X型微处理器体系结构 | 第18-21页 |
| ·X型处理器的指令流动 | 第21-22页 |
| ·X型处理器的流水线结构 | 第22-24页 |
| ·X型微处理器IU单元简介 | 第24-25页 |
| ·IU的功能部件的组成 | 第24页 |
| ·IU的指令集简介 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 乘法器的介绍 | 第26-44页 |
| ·乘法器的基本原理 | 第26-27页 |
| ·乘法器是算法 | 第27-31页 |
| ·Baugh-Wooley算法 | 第27-28页 |
| ·Booth算法 | 第28-31页 |
| ·乘法器的拓扑结构 | 第31-36页 |
| ·迭代乘法器 | 第31-32页 |
| ·阵列乘法器 | 第32-33页 |
| ·树形乘法器 | 第33-36页 |
| ·乘法器的求和结构 | 第36-42页 |
| ·一位加法 | 第36-37页 |
| ·串行进位加法器 | 第37页 |
| ·旁路进位加法器 | 第37-39页 |
| ·进位选择加法器 | 第39-41页 |
| ·超前进位加法器 | 第41-42页 |
| ·本章小结 | 第42-44页 |
| 第四章 X型微处理器的乘法器 | 第44-60页 |
| ·乘法器电路结构 | 第44页 |
| ·改进的Booth编码设计 | 第44-46页 |
| ·Booth编码的电路实现 | 第46-48页 |
| ·部分积电路的实现 | 第48-50页 |
| ·Booth编码对-Y和-2Y的处理 | 第50-51页 |
| ·3-2CSA压缩器和 4-2CSA压缩器的内部结构 | 第51-52页 |
| ·4-2CSA压缩器和 3-2CSA压缩器的连接关系 | 第52-53页 |
| ·反馈电路的设计与实现 | 第53-55页 |
| ·最终加法器的电路设计 | 第55-58页 |
| ·IU乘法器设计小结 | 第58-60页 |
| 第五章 电路的仿真与验证 | 第60-68页 |
| ·Booth编码单元验证 | 第60-61页 |
| ·3-2 压缩单元验证 | 第61页 |
| ·一位加法器单元验证 | 第61-62页 |
| ·乘加器RTL级验证 | 第62-64页 |
| ·系统级验证 | 第64-67页 |
| ·本章小结 | 第67-68页 |
| 第六章 总结与提高 | 第68-70页 |
| 参考文献 | 第70-72页 |
| 致谢 | 第72-74页 |
| 作者简介 | 第74-75页 |