| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-10页 |
| 第1章 绪论 | 第10-15页 |
| ·本论文研究的目的和意义 | 第10-11页 |
| ·国内外研究现状及发展趋势 | 第11-13页 |
| ·国内外研究状况 | 第11-12页 |
| ·数字通信系统简介 | 第12页 |
| ·RS 编译码简介 | 第12-13页 |
| ·论文主要内容与结构安排 | 第13-15页 |
| ·论文的主要内容 | 第13页 |
| ·本文的结构安排 | 第13-15页 |
| 第2章 基于 RS 编译码的某数字通信链路工作原理 | 第15-28页 |
| ·概述 | 第15-16页 |
| ·帧同步电路基本原理 | 第16-17页 |
| ·RS 编译码电路基本原理 | 第17-28页 |
| ·线性分组码 | 第18-20页 |
| ·RS 编码电路基本原理 | 第20-22页 |
| ·RS 译码电路基本原理 | 第22-28页 |
| 第3章 基于 RS 编译码的某数字通信链路设计 | 第28-38页 |
| ·顶层结构设计 | 第28页 |
| ·帧同步电路设计 | 第28-31页 |
| ·RS 编译码电路设计 | 第31-33页 |
| ·RS 编码电路设计 | 第31-32页 |
| ·RS 译码电路设计 | 第32-33页 |
| ·逻辑控制模块设计 | 第33-37页 |
| ·接收控制电路设计 | 第33页 |
| ·RS 编码控制电路设计 | 第33-34页 |
| ·数据缓存电路设计 | 第34-35页 |
| ·并串转换电路设计 | 第35-36页 |
| ·RS 译码控制电路设计 | 第36-37页 |
| ·异步串行发送电路设计 | 第37页 |
| ·小结 | 第37-38页 |
| 第4章 某数字通信链路设计性能评估与验证 | 第38-84页 |
| ·系统性能评估概述 | 第38-40页 |
| ·可行性评估 | 第38页 |
| ·可靠性评估 | 第38-39页 |
| ·效率评估 | 第39页 |
| ·某数字通信链路的 FPGA 设计性能评估方法 | 第39-40页 |
| ·数字通信链路模块仿真验证 | 第40-61页 |
| ·接收控制电路 | 第41-44页 |
| ·RS 编码控制电路 | 第44-48页 |
| ·RS 编码电路 | 第48-50页 |
| ·并串转换电路 | 第50-52页 |
| ·帧同步电路 | 第52-55页 |
| ·RS 译码控制电路 | 第55-58页 |
| ·RS 译码电路 | 第58-60页 |
| ·异步串行发送电路 | 第60-61页 |
| ·数字通信链路硬件测试 | 第61-82页 |
| ·测试机理 | 第61-62页 |
| ·通信切换测试 | 第62-79页 |
| ·通信链路误码率测试 | 第79-82页 |
| ·小结 | 第82-84页 |
| 第5章 总结与展望 | 第84-86页 |
| ·论文的工作总结 | 第84页 |
| ·研究工作的展望 | 第84-86页 |
| 参考文献 | 第86-89页 |
| 致谢 | 第89页 |