| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·研究背景及意义 | 第7-8页 |
| ·分集技术的发展及现状 | 第8-10页 |
| ·论文组织结构 | 第10-13页 |
| 第二章 MIMO 系统的发送和接收分集 | 第13-21页 |
| ·接收分集类型概述 | 第13-15页 |
| ·最大比合并（MRC） | 第13页 |
| ·等增益合并（EGC） | 第13-14页 |
| ·选择合并（SC） | 第14-15页 |
| ·切换合并 | 第15页 |
| ·发送分集 | 第15-21页 |
| 第三章 基于不同发送分集的的接收分集仿真 | 第21-37页 |
| ·最大似然比（LLR）接收合并 | 第21-23页 |
| ·空时平方和合并（STSoS） | 第23-25页 |
| ·切停合并（SSC） | 第25-26页 |
| ·一种新型分集合并方法（SOSC） | 第26-30页 |
| ·卷积码基本概念和编码方法 | 第30-33页 |
| ·卷积码编码 | 第30-31页 |
| ·卷积码的译码 | 第31-33页 |
| ·卷积码和空时分组码级联的接收分集仿真结果 | 第33-34页 |
| ·基于空时分组码接收分集的仿真结果 | 第34-37页 |
| 第四章 基于空时分组码接收分集的 FPGA 实现 | 第37-63页 |
| ·概述 | 第37-40页 |
| ·FPGA 概述 | 第37-38页 |
| ·Altera DE3 概述 | 第38-40页 |
| ·引脚设定与接线布置 | 第40-44页 |
| ·仪器设置 | 第44-49页 |
| ·数据产生器设置 | 第44-45页 |
| ·逻辑分析仪设置 | 第45-49页 |
| ·硬件实现模块与结果分析 | 第49-63页 |
| ·STBC 译码的功能仿真 | 第50-51页 |
| ·LLR 分集合并硬件实现 | 第51-54页 |
| ·STSoS 分集合并硬件实现 | 第54-56页 |
| ·SSC 分集合并硬件实现 | 第56-59页 |
| ·SOSC 分集合并硬件实现 | 第59-63页 |
| 第五章 LTE-TDD 系统在高速移动环境下的分集方法 | 第63-81页 |
| ·一种消除符号间信道变化带来影响的新型 STBC 编码 | 第66-72页 |
| ·消除符号内子载波间干扰(ICI)的分集技术研究 | 第72-81页 |
| ·符号内多普勒分集技术 | 第72-76页 |
| ·循环延迟分集技术研究 | 第76-81页 |
| 第六章 总结与展望 | 第81-83页 |
| 致谢 | 第83-85页 |
| 参考文献 | 第85-89页 |
| 研究成果 | 第89-90页 |