分段覆盖3M-5GHz收发信机频率源设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-11页 |
| 第一章 引言 | 第11-14页 |
| ·频率合成技术的发展简介 | 第11-12页 |
| ·本文的主要研究内容 | 第12-14页 |
| 第二章 频率合成技术的基础理论和指标分析 | 第14-27页 |
| ·频率合成器的主要性能指标 | 第14-16页 |
| ·相位噪声和杂散的定义和表示 | 第16-19页 |
| ·相位噪声的定义 | 第16-18页 |
| ·相位噪声的性质 | 第18-19页 |
| ·锁相环(PLL)的基础原理及其相噪和杂散分析 | 第19-22页 |
| ·锁相环的基本工作原理 | 第19-20页 |
| ·锁相环的相位噪声和杂散分析 | 第20-22页 |
| ·DDS的基本原理及其性能分析 | 第22-27页 |
| ·DDS的基本原理 | 第22-25页 |
| ·DDS的相噪和杂散分析 | 第25-27页 |
| 第三章 系统方案设计 | 第27-38页 |
| ·DDS+PLL组合方案分析 | 第27-30页 |
| ·DDS直接激励PLL方案 | 第27-28页 |
| ·PLL内环采用DDS分频方案 | 第28-29页 |
| ·PLL内插DDS方案 | 第29页 |
| ·DDS与PLL环外混频方案 | 第29-30页 |
| ·系统指标要求 | 第30-31页 |
| ·课题方案分析及设计 | 第31-35页 |
| ·设计原则 | 第31-32页 |
| ·方案的选取 | 第32-35页 |
| ·方案的主要指标分析 | 第35-38页 |
| ·杂散水平分析 | 第35页 |
| ·相位噪声水平分析 | 第35-37页 |
| ·系统变频时间分析 | 第37-38页 |
| 第四章 系统的硬件和软件实现 | 第38-52页 |
| ·DDS功能模块 | 第38-42页 |
| ·DDS芯片的选择 | 第38-39页 |
| ·DDS的外围电路 | 第39-42页 |
| ·PLL功能模块 | 第42-47页 |
| ·PLL芯片的选取 | 第42-44页 |
| ·PLL电路设计 | 第44-47页 |
| ·其它电路的设计 | 第47-50页 |
| ·放大器电路的设计 | 第47-49页 |
| ·功分电路的设计 | 第49-50页 |
| ·PCB制板和EMC分析 | 第50-52页 |
| 第五章 系统测试及其结果分析 | 第52-71页 |
| ·系统的调试及问题分析 | 第52-58页 |
| ·系统的测试结果分析 | 第58-70页 |
| ·系统相噪测试结果分析 | 第58-65页 |
| ·系统杂散测试结果分析 | 第65-67页 |
| ·系统跳频时间测试结果分析 | 第67页 |
| ·系统实物 | 第67-70页 |
| ·项目总结 | 第70-71页 |
| 第六章 结论 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 攻硕期间取得的研究成果 | 第75页 |
