| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·本论文研究背景 | 第9-11页 |
| ·双通道及其同步的重要性及应用 | 第10-11页 |
| ·信号调制及其应用 | 第11页 |
| ·任意波形发生器发展现状 | 第11-12页 |
| ·本文主要工作 | 第12-13页 |
| ·本文章节安排 | 第13-14页 |
| 第二章 1.25GSPS任意波形发生器数字部分总体设计及问题分析 | 第14-30页 |
| ·波形合成方案 | 第14-16页 |
| ·基于多路并行存储的DDS设计 | 第16-17页 |
| ·1.25GSPS任意波形发生器总体设计 | 第17-19页 |
| ·1.25GSPS任意波形发生器设计存在的问题 | 第19页 |
| ·当前设计存在问题的原因分析 | 第19-27页 |
| ·原设计双通道同步流程 | 第20页 |
| ·时钟系统存在的问题 | 第20-25页 |
| ·累加器清零设计存在的问题 | 第25-27页 |
| ·原因总结 | 第27页 |
| ·改进方案 | 第27-29页 |
| ·本章小结 | 第29-30页 |
| 第三章 可实现双通道输出波形相位同步的硬件电路改进设计 | 第30-46页 |
| ·双通道DDS信号合成系统硬件电路整体设计结构 | 第30-31页 |
| ·同步时钟系统设计 | 第31-36页 |
| ·双通道同步采样时钟电路设计 | 第33-34页 |
| ·相位累加时钟与相位查找表读写时钟电路设计 | 第34-36页 |
| ·AD9739同步电路设计 | 第36-42页 |
| ·LVDS高速数据接口介绍 | 第36-37页 |
| ·采样时钟校准系统介绍 | 第37-38页 |
| ·多片AD9739同步原理及双通道同步数模转换设计 | 第38-41页 |
| ·双通道数模转换芯片寄存器配置流程 | 第41-42页 |
| ·通道间相位累加器清零信号同步传送设计 | 第42页 |
| ·双通道同步设计要求及误差分析 | 第42-45页 |
| ·本章小结 | 第45-46页 |
| 第四章 FPGA内部关键模块及对应驱动程序的改进设计 | 第46-59页 |
| ·改进后的地址译码模块与地址扩展设计 | 第46-48页 |
| ·相位累加器同步清零信号改进设计 | 第48-50页 |
| ·新存储器接口模块与DAC芯片串行通信模块设计 | 第50-51页 |
| ·基于DDS的数字调制模块设计 | 第51-55页 |
| ·频率调制实现方案 | 第52-53页 |
| ·相位调制实现方案 | 第53-54页 |
| ·幅度调制实现方案 | 第54-55页 |
| ·驱动程序设计 | 第55-58页 |
| ·系统波形合成模块双通道初始化程序设计 | 第55-56页 |
| ·双通道同步触发程序设计 | 第56-57页 |
| ·调制波形生成程序设计 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第五章 测试与验证 | 第59-64页 |
| ·测试验证平台搭建 | 第59-60页 |
| ·波形输出验证 | 第60-61页 |
| ·双通道输出同步验证 | 第61-62页 |
| ·调制波形输出测试 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 第六章 结论与展望 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-68页 |
| 攻硕期间取得的研究成果 | 第68页 |
